Flip-Flop과 Latch의 차이에 대해 설명하시오.

디지털 회로에서 1비트의 정보를 저장하는 메모리 소자라는 공통점이 있지만, 신호에 반응하는 시점(동기화 방식)에서 결정적인 차이가 있다.

플립플롭 (Flip-Flop): 에지 트리거형(Edge-triggered) 소자이다. 클럭 신호가 Low에서 High로(Rising edge) 또는 High에서 Low로(Falling edge) 변하는 찰나의 순간(Edge)에만 입력값을 샘플링하여 상태를 바꾼다. 클럭에 맞춰 정확하게 동작하므로 현대의 동기식 순차 논리 회로(Synchronous Sequential Logic)의 핵심 저장 소자로 사용된다.

래치 (Latch): 레벨 민감형(Level-sensitive) 순차소자로, 보통 인에이블(Enable) 신호에 의해 동작한다. 인에이블 신호가 활성 레벨일 때는 입력값이 출력값에 그대로 반영되어 투명(Transparent)하게 동작하며, 비활성 레벨일 때는 입력이 변하더라도 직전에 저장된 값을 그대로 유지한다. 예를 들어 Enable = 1인 동안에는 입력이 그대로 출력으로 전달되고, Enable = 0이면 마지막 값을 유지한다. 래치는 회로 구조가 비교적 간단하다는 장점이 있지만, 활성 구간 동안 입력 변화가 그대로 출력에 반영되므로 타이밍 제어가 어렵고 글리치(Glitch)나 노이즈의 영향에 취약할 수 있다.