최고 품질의 상품들을 지금보다 더 많은 소비자들이 여러 유통 채널에서 더욱 폭 넓고 쉽게...
[유도무기 : 다표적 동시 대응]
유도무기, 특히 다표적 동시 대응 능력을 갖춘 천궁이 제 모습과 가장 유사하다고 생각합니다. 저 또한 힘든 일정 속에서도 별도로 시간을 내어 동시에 두 개 이상의 활동을 진행하여 한 쪽이 소홀해지는 일 없이 양쪽 모두 목표를 달성한 경험이 있습니다.
첫째로 매 학기 20학점 이상의 학점을 들으면서도 1년간 학부연구생으로서 연구 및 설계를 진행하고 학술지 논문을 게재한 경험이 있습니다. 학점을 모두 전공과목으로 채웠기에 학기마다 3개 이상의 설계 프로젝트가 있었습니다. 하지만 한발짝 더 성장하는 것을 목표로 매일 5시간 이상씩 시간을 내어 별도로 연구를 진행했습니다. 그 결과 대부분의 전공 과목에서 A 이상의 학점을 취득하면서도 논문을 작성하고 게재함으로써 초기의 목표를 이루는 성과를 거뒀습니다.
둘째로 사회복무를 병행하며 퇴근 후 어학 공부를 통해 JLPT N1 만점을 취득한 경험이 있습니다. 매일 9시부터 6시까지 시설이 열악한 중증 장애인 센터에 복무했고, 업무가 사회복지사와 한두개를 빼곤 거의 비슷하게 이루어질뿐더러 다른 곳에 입소할 수 없을만큼 공격성을 지닌 이용인들도 많았습니다. 심지어 2명이 업무 스트레스로 복무지를 이전하며 업무 가중으로 분위기마저 험악한 상태였습니다. 그럼에도 지속적인 업무 조율을 통해 사회복지사와 사회복무요원 간의 사이를 중재했고, 퇴근 후에는 정신적 스트레스를 극복하며 일본어 공부에 매진했습니다. 그 결과 센터의 분위기를 성공적으로 조율했다며 4일의 포상 휴가를 받았고, JLPT N1 시험에서는 상위 0.6%만이 취득할 수 있는 180점을 받았습니다.
보다 나은 성취를 위해 양쪽을 동시에 수행하면서도 어느 한쪽의 성과가 나빠지는 일 없이 성공적으로 목표를 쟁취하는 제 모습을 천궁의 고정밀 다표적 동시대응능력으로 표현할 수 있다고 생각합니다.
[전공 프로젝트로 쌓은 HW 설계 역량]
LIG넥스원의 HW 직무에는 디지털 로직/아날로그 회로 설계 역량이 필요합니다. 디지털논리회로1,2, 고급디지털회로, 디지털VLSI, 전자회로1,2, 집적회로 과목에서 모두 A 이상을 취득하며 다음의 역량을 키웠습니다.
첫째, RTL 설계 역량입니다. 고급디지털회로 과목의 Verilog를 이용한 FSM 설계 프로젝트에서 면적을 고려한 HW 설계 역량을 쌓았습니다. 4족 로봇의 동작을 가정하여 State diagram을 작성하고 현재 상태와 외부 입력에 따른 상태 천이를 구현했습니다. 하지만 구현한 Verilog 코드를 Vivado 툴에서 합성하자 목표치보다 HW 면적이 크게 나오는 문제가 발생했습니다. 같은 기능이라도 코드 작성에 따라 디지털 회로가 다르게 합성된다고 했던 내용을 떠올렸고, 작성한 코드에 불필요한 연산이 들어갔다고 판단했습니다. 또한 논리적으로 문제가 없더라도 if 문에서 else가 빠진 경우 Latch가 발생할 수 있음을 배웠습니다. 관련 부분을 수정하고 면적이 큰 가산기 모듈 중 불필요한 것들을 조건 연산자로 대체하는 등 코드를 개선한 결과 기존 대비 17% 감소한 면적을 도출했습니다.
둘째, 회로 디버깅 역량입니다. 전자회로2 과목의 SIMetrix 툴을 이용한 2 stage Op Amp 설계 프로젝트의 주된 목표는 60~70도의 위상 마진을 확보하면서 최대한 Step Response를 줄이는 것이었습니다. 두 종속변수는 트레이드오프 관계였고 목표 달성을 위해선 Cap과 Tr 등 3개의 독립변수를 최적화해야 했습니다. 300회 이상의 시뮬레이션을 통해 변수별 결괏값을 Excel로 정리, 분석했고 B/C ratio를 고려하여 최적의 변수를 결정한 결과 65도의 위상 마진으로 Step Response를 기존 94ns에서 37ns로 감소시킬 수 있었습니다. 이를 통해 이론은 가야할 방향을 알려주지만 시뮬레이션을 통해 축적된 데이터는 도착할 지점을 알려준다는 것을 배웠습니다.
최고 품질의 상품들을 지금보다 더 많은 소비자들이 여러 유통 채널에서 더욱 폭 넓고 쉽게...
[유도무기 : 다표적 동시 대응]
유도무기, 특히 다표적 동시 대응 능력을 갖춘 천궁이 제 모습과 가장 유사하다고 생각합니다. 저 또한 힘든 일정 속에서도 별도로 시간을 내어 동시에 두 개 이상의 활동을 진행하여 한 쪽이 소홀해지는 일 없이 양쪽 모두 목표를 달성한 경험이 있습니다.
첫째로 매 학기 20학점 이상의 학점을 들으면서도 1년간 학부연구생으로서 연구 및 설계를 진행하고 학술지 논문을 게재한 경험이 있습니다. 학점을 모두 전공과목으로 채웠기에 학기마다 3개 이상의 설계 프로젝트가 있었습니다. 하지만 한발짝 더 성장하는 것을 목표로 매일 5시간 이상씩 시간을 내어 별도로 연구를 진행했습니다. 그 결과 대부분의 전공 과목에서 A 이상의 학점을 취득하면서도 논문을 작성하고 게재함으로써 초기의 목표를 이루는 성과를 거뒀습니다.
둘째로 사회복무를 병행하며 퇴근 후 어학 공부를 통해 JLPT N1 만점을 취득한 경험이 있습니다. 매일 9시부터 6시까지 시설이 열악한 중증 장애인 센터에 복무했고, 업무가 사회복지사와 한두개를 빼곤 거의 비슷하게 이루어질뿐더러 다른 곳에 입소할 수 없을만큼 공격성을 지닌 이용인들도 많았습니다. 심지어 2명이 업무 스트레스로 복무지를 이전하며 업무 가중으로 분위기마저 험악한 상태였습니다. 그럼에도 지속적인 업무 조율을 통해 사회복지사와 사회복무요원 간의 사이를 중재했고, 퇴근 후에는 정신적 스트레스를 극복하며 일본어 공부에 매진했습니다. 그 결과 센터의 분위기를 성공적으로 조율했다며 4일의 포상 휴가를 받았고, JLPT N1 시험에서는 상위 0.6%만이 취득할 수 있는 180점을 받았습니다.
보다 나은 성취를 위해 양쪽을 동시에 수행하면서도 어느 한쪽의 성과가 나빠지는 일 없이 성공적으로 목표를 쟁취하는 제 모습을 천궁의 고정밀 다표적 동시대응능력으로 표현할 수 있다고 생각합니다.
[전공 프로젝트로 쌓은 HW 설계 역량]
LIG넥스원의 HW 직무에는 디지털 로직/아날로그 회로 설계 역량이 필요합니다. 디지털논리회로1,2, 고급디지털회로, 디지털VLSI, 전자회로1,2, 집적회로 과목에서 모두 A 이상을 취득하며 다음의 역량을 키웠습니다.
첫째, RTL 설계 역량입니다. 고급디지털회로 과목의 Verilog를 이용한 FSM 설계 프로젝트에서 면적을 고려한 HW 설계 역량을 쌓았습니다. 4족 로봇의 동작을 가정하여 State diagram을 작성하고 현재 상태와 외부 입력에 따른 상태 천이를 구현했습니다. 하지만 구현한 Verilog 코드를 Vivado 툴에서 합성하자 목표치보다 HW 면적이 크게 나오는 문제가 발생했습니다. 같은 기능이라도 코드 작성에 따라 디지털 회로가 다르게 합성된다고 했던 내용을 떠올렸고, 작성한 코드에 불필요한 연산이 들어갔다고 판단했습니다. 또한 논리적으로 문제가 없더라도 if 문에서 else가 빠진 경우 Latch가 발생할 수 있음을 배웠습니다. 관련 부분을 수정하고 면적이 큰 가산기 모듈 중 불필요한 것들을 조건 연산자로 대체하는 등 코드를 개선한 결과 기존 대비 17% 감소한 면적을 도출했습니다.
둘째, 회로 디버깅 역량입니다. 전자회로2 과목의 SIMetrix 툴을 이용한 2 stage Op Amp 설계 프로젝트의 주된 목표는 60~70도의 위상 마진을 확보하면서 최대한 Step Response를 줄이는 것이었습니다. 두 종속변수는 트레이드오프 관계였고 목표 달성을 위해선 Cap과 Tr 등 3개의 독립변수를 최적화해야 했습니다. 300회 이상의 시뮬레이션을 통해 변수별 결괏값을 Excel로 정리, 분석했고 B/C ratio를 고려하여 최적의 변수를 결정한 결과 65도의 위상 마진으로 Step Response를 기존 94ns에서 37ns로 감소시킬 수 있었습니다. 이를 통해 이론은 가야할 방향을 알려주지만 시뮬레이션을 통해 축적된 데이터는 도착할 지점을 알려준다는 것을 배웠습니다.