최고 품질의 상품들을 지금보다 더 많은 소비자들이 여러 유통 채널에서 더욱 폭 넓고 쉽게...
RTL 설계 엔지니어는 회로에 대한 이해를 바탕으로 목표 애플리케이션에 최적화된 설계 역량이 필요합니다. 저는 이를 위해 다음과 같은 경험을 쌓아왔습니다.
첫째, 직무 수행에 필요한 전공 지식을 갖췄습니다. 전자회로1,2, 집적회로, 디지털논리회로1,2, 고급디지털회로 과목을 수강하며 회로에 대한 심화 지식을 쌓았습니다. 특히 고급디지털회로에서 부동소수점 곱셈기, 월리스 트리, 4족 로봇의 동작 등을 Verilog로 작성하는 과정에서 RTL 설계 역량을 길렀습니다. 또한 SoC설계 과목을 수강하며 쌓은 SoC Bus 프로토콜에 대한 이해를 바탕으로 C 및 Assembly 언어를 이용한 자율주행용 SoC 설계 프로젝트를 진행한 경험이 있습니다.
둘째, 1년간 학부연구생으로 활동하며 문제 해결 능력을 쌓았습니다. HDL로 작성한 하드웨어의 면적을 Vivado tool로 시뮬레이션하는 과정에서 목표치보다 면적이 크게 나오는 문제가 있었습니다. 지도 교수님 및 연구실 선배와의 토론 끝에 변수를 할당하는 과정에서 불필요한 연산이 들어가는 것이 문제라고 판단했습니다. 덧셈기와 같이 면적이 큰 회로 블록을 최소화하면서 동일한 기능을 수행하는 효율적인 코드를 작성했고 목표 면적을 얻을 수 있었습니다. 이러한 경험이 설계 시 고객의 요구 스펙을 충족시키는 데에 도움이 될 것입니다.
셋째, 회로설계 관련 제1저자 논문을 작성했습니다. 제안할 근사곱셈기 및 비교할 타 곱셈기들을 Verilog로 작성하고 C++로 교차 검증 후 에러 특성을 도출할 수 있는 코드를 작성했습니다. 하드웨어 비용과 정확도 간의 trade-off 관계를 고려하여 높은 정확도를 요하는 애플리케이션에 적합한 곱셈기를 구성했고, 그 결과 기존 대비 26% 적은 전력 소모와 면적을 가지면서 상대 오차를 0.9%로 낮춘 저전력 고효율 근사곱셈기를 설계할 수 있었습니다. 이 과정에서 쌓은 코딩 능력과 애플리케이션을 고려한 최적화 역량으로 저전력 고효율 SoC를 개발하고 검증하는 데에 기여하겠습니다.
이러한 경험들이 지원 직무 수행에 적합하다고 생각하며 향후 발전적인 자세로 구성원들과 소통하고 고객을 만족시키는 개발 엔지니어가 되겠습니다.
2. 지원동기 및 포부
[Spec을 고려한 설계]
국내외 대기업의 최신 미세 공정을 기반으로 한 저전력, 고성능 디지털 IP를 설계하고자 지원하게 되었습니다. 회로 설계 역량과 소통 역량을 통해 고객이 만족할만한 디지털 회로를 설계하고 SoC 시장 점유율에 기여하고 싶습니다.
전공 수업을 통해 반도체, 특히 회로에 대해 흥미를 느꼈고 설계된 회로가 어떠한 과정을 거쳐 chip으로 생산되는지 알고 싶었습니다. 반도체 관련 전공을 수강하며 반도체 제조의 전반적인 프로세스를 익혔고, 서울대 반도체 공정교육을 이수하며 Photo, Etch, CVD 등의 공정을 거쳐 웨이퍼에 회로가 새겨지는 과정을 실습했습니다. 이러한 경험은 공정 조건과 흐름을 고려한 회로 설계에 도움이 될 것입니다.
또한 해외 연수 경험과 JLPT N1 만점을 통해 외국인과의 소통 역량을 쌓았습니다. 이러한 역량으로 다국적의 고객사 및 파트너사와의 유기적인 소통을 통해 요구 스펙을 이해하고 원활한 협업을 이루겠습니다.
제가 설계한 디지털 SoC가 나노 단위 공정을 통해 chip으로 양산되고 글로벌하게 사용되도록 하는 것이 제 꿈입니다. 이를 위해 단기적으로는 관련 연구 논문 리뷰 및 외부 교육 프로그램을 통해 심화적인 설계 지식을 쌓고 실무에 적응하겠습니다. 중장기적으로는 쌓아온 설계 노하우를 바탕으로 프로젝트에서 주도적인 역할을 수행하는 개발 전문가로 성장하겠습니다.