인하대학교 / 정보통신공학과 / 학점 3.85/4.5 / 오픽: IH / 사회생활 경험: 한국철도기술연구원 인턴 3개월, 중견기업 정직원 3개월 / 학부연구생 18개월, 한국정보기술학회 우수논문상 수상, 특허 출원 및 등록, 논문 게재 2건 / 기타: 정보통신기능사
보고있는 합격자소서 참고해서 내 자소서 작성하기
새창
목록
마음에 드는 문장을 스크랩 할 수 있어요!
지금 바로 PC에서 이용해보세요.
최고 품질의 상품들을 지금보다 더 많은 소비자들이 여러 유통 채널에서 더욱 폭 넓고 쉽게...
1-1. 당사의 지원 직무를 선택하게 된 계기에 대해 간단히 서술해주세요.
전기차 및 자율주행 시장의 확대로 파워트레인 제어 시스템은 고도화되고 있으며, 국가별 규제 또한 강화되는 추세입니다. 따라서, 새로운 제어 및 전력변환 시스템을 위한 시험법을 구축하며, 신뢰성 높은 시스템을 만드는데 기여하고자 해당 직무를 희망하게 되었습니다.
1-2. 지원 직무를 수행함에 있어 가장 필요한 역량을 정의한 후, 이를 지원자가 갖추었음을 서술해주세요. (자신의 전공, 경험 등을 기반으로 구체적으로 기술)
저의 시스템 구축 역량으로 강화된 법규를 충족하는 제어 시스템을 검증하고자 해당 직무를 희망하게 되었습니다.
"CMOS 설계 자동화"
연구실에서 Python을 활용하여 DRC rule을 만족하는 설계 자동화 연구를 수행하였습니다. 배치설계에 있어 자주 사용되는 Inverter, Nand, Nor gate의 자동화 설계를 진행한 후, 최종적으로 D-Flip Flop 완성을 목표로 세웠습니다. 이를 바탕으로 회로설계에 있어 Layout 설계 시간을 개선하고자 했습니다.
연구 특성상 자동화 설계에 있어 툴 사용법과 배치설계에 대한 능력과 같은 부가적인 역량도 요구되었습니다. 또한, Virtuoso에서 직접 설계하는 것이 아닌 코드를 활용해 설계했기 때문에 DRC rule에 맞는 Layout을 설계하는 점에서도 어려움이 있었습니다.
연구에 대한 어려움이 있었지만, 엔지니어로서 새로운 분야로의 도전을 포기하는 것은 자신의 가능성을 포기하는 것으로 생각했습니다. 그래서 첫 번째로 연구주제에 관련된 논문을 참고하여 연구의 방향성을 잡았습니다. 한정된 시간 속에서 문제를 해결하기 위해서는 현재 진행하는 일의 윤곽을 잡는 것이 중요하다고 생각하여, 관련 주제에 대한 논문분석을 통해 연구의 방향성을 잡았습니다. 두 번째로 연구 내용의 기본이 되는 Python에 대한 지식과 Layout 설계 능력을 길렀습니다. 최종적으로 설계될 Layout을 Commercial 28nm 공정에 맞추어서 Compact 한 배치설계를 연습해 보았으며, Git을 통한 코드 분석으로 문제점을 잡아내기도 했습니다. 이렇게 노력한 결과 LVS와 DRC rule을 만족하는 D-Flip Flop 자동화 설계에 성공하였으며, 한국정보기술학회에 논문을 게재하여 동상을 수상한 성과도 추가로 얻을 수 있었습니다.
현재에 안주하지 않고 더 나은 제품을 제공할 수 있다면, 더 고민하고 이를 해결하고자 합니다. 현대케피코에서 제품에 대한 시험평가를 효율화하고 그 신뢰성을 높이는데 기여하겠습니다.
2-1. 대학 입학 후 가장 애착을 가지고 활동한 조직과, 그 이유를 간단히 서술해주세요.
학부시절 회로 및 시스템 연구실에서 20년 9월 ~ 23년 2월까지 인턴활동을 진행하였습니다. 해당 연구실에서 설계 자동화 시스템 특허 등록, AI성능 개선을 위한 모델의 설계법 제안을 통해 IEEE Transaction에 논문을 게재하는 성과를 달성했습니다. 힘들었지만, 연구 업무에 있어 계속된 성과를 만들어 왔기에 가장 애착을 가지고 활동하였습니다.
2-2. 앞서 기술한 조직 내에서 ① 주도적으로 목표를 설정하고 실행한 경험, ② 협업을 통해 목표를 달성한 경험 중 하나를 선택한 후 해당 내용을 설명해주세요.
"30% 면적을 감소하는 설계법으로 IEEE에 논문 게재"
연구실 인턴과정 중 IEEE에 제1 저자로 논문을 투고하는 것을 목표로 AI 연산 속도를 개선하는 모델의 회로 모델에서 세 가지 다른 이점을 가지는 설계 구조를 제안하고, 해당 아이디어로 논문의 게재까지 달성한 경험이 있습니다.
해당 모델의 경우 수직으로 배치된 두 개의 트랜지스터 게이트 구조로 면적을 예상보다 15%가량 더 사용하게 되는 문제가 있었습니다. 이를 해결하기 위해 서로 다른 셀 간 Metal과 Diffusion 영역을 겹쳐서 설계하는 방안을 제안했습니다. 결과적으로, 4개의 인접한 셀을 공유하는 설계 방식으로 기존대비 30%의 면적을 줄였습니다.
뿐만 아니라, 게이트는 평행하게 배치하되 게이트에 연결되는 Metal은 직교하게 설계하는 방식으로 두 가지 모델을 설계했습니다. 이로써 요구하는 사양에 따라 설계 엔지니어들이 최적화된 모델을 선택할 수 있는 아이디어를 제안했습니다.