최고 품질의 상품들을 지금보다 더 많은 소비자들이 여러 유통 채널에서 더욱 폭 넓고 쉽게...
1. "LG전자"에 대한 지원동기에 대하여 구체적으로 기술하여 주십시오.
"고성능 뉴로모픽 칩 설계를 꿈꾸다."
석사 기간 동안 적층 플래시 메모리 기반의 신경망 CIM 구현을 위한 시냅스 어레이 구동 회로설계 연구를 진행하였습니다. 플래시 메모리 기반 시냅스 어레이 구동을 위해 필요한 Row Decoder, Wordline Controller, Page Buffer, PISO 회로를 설계해 보았습니다. 또한 뉴로모픽 칩의 핵심 동작인 CIM 구현을 위한 Neuron Circuit을 설계해 보았습니다. 이를 통해 원하는 CIM 동작을 확인할 수 있었고, 플래시 메모리 기반 시냅스 어레이를 가지는 뉴로모픽 칩을 Tape-out 하였습니다. 그러나 저는 끊임없이 더 나은 성능을 가진 뉴로모픽 칩을 설계하고자 하는 욕심을 가지고 있습니다.
LG전자 CTO 부문은 회사 내에서 선행연구를 수행하여 경쟁력을 가집니다. 제가 입사하게 된다면 플래시 메모리 기반 뉴로모픽 칩을 설계해 본 경험을 통해 인공지능 분야와 메모리 회로설계 분야에서 팀과 함께 보다 앞서나가는 연구를 수행하며 뛰어난 성능과 안정성을 갖춘 회로를 설계하면서 함께 성장해 나가겠습니다.
2. 본인이 지원한 직무관련 향후 계획에 대하여
-본인이 지원한 직무와 관련된 본인의 향후 미래 계획에 대해 구체적으로 기술해주시기 바랍니다.
제 꿈은 고성능 뉴로모픽 칩을 개발하는 것입니다. 뉴로모픽 칩 설계는 구현뿐만 아니라 많은 비용과 큰 전력 소모가 주요 이슈라는 점에서 이를 반영하여 설계하는 것이 필요하다고 생각합니다. 적층 플래시 메모리 기반의 신경망 CIM 구현을 위한 시냅스 어레이 구동 회로설계를 통해 회로설계 역량을 키웠고, 내방사선 래치 셀 시뮬레이션을 통해 회로 최적화 역량을 키웠습니다. 연구실에서의 경험은 저에게 많은 도전과 기회를 제공했습니다. 이러한 경험을 통해 다양한 프로젝트와 도전에 효과적으로 대처하고, 뛰어난 문제 해결 능력을 발휘하겠습니다. LG전자 CTO 부문에 입사하여 고성능 뉴로모픽 칩 개발을 위해 동료들과의 원활한 협업을 이루어 프로젝트를 성공적으로 완료하겠습니다. 또한 더 좋은 성능을 가진 제품을 개발하는 데 기여하고 싶습니다.
3. 프로젝트 경험
※ 최선을 다해 참여했던 학교 수업의 팀플레이 과제, 경진대회, 공모전 등 가장 기억에 남고 많은 것을 배운 프로젝트에 대해 기술하세요. 프로젝트 제목/기간/참여 인원/본인의 역할/내용과 결과/본인의 역할을 반드시 포함해주시고, 최초 프로젝트 목표, 목표 대비 달성 수준과 본인이 배우고 느낀 점을 포함하면 좋습니다.
"다양한 연구를 통한 넓은 시야와 유연성"
석사 기간 동안 두 가지 연구를 진행하며 플래시 메모리 회로설계와 내방사선 래치 설계에 대한 역량을 키웠습니다.
첫 번째 연구 분야는 플래시 메모리 기반의 신경망 Computing-In-Memory 구현을 위한 시냅스 어레이 구동 회로설계입니다. 이를 위해 플래시 메모리 동작 원리를 이해하고, 플래시 메모리 셀을 활용하여 이진 신경망 CIM을 구현하고, 뉴런과 메모리 구동 회로를 설계했습니다. 시냅스 어레이 구동을 위해 필요한 회로를 Cadence Virtuoso Schematic Editor와 Layout Editor를 사용하여 설계하였습니다. Synopsys HSPICE 시뮬레이션을 수행하여 원하는 동작이 이루어지는지 확인하였습니다. 마지막으로 I/O PAD와 설계된 회로를 연결하여 칩 테이프 아웃을 완료하여 전반적인 Full-Custom Layout Design 경험을 쌓았습니다. 이를 바탕으로 두 번째 칩 테이프 아웃 역시 성공적으로 마무리할 수 있었습니다.
두 번째 연구 분야는 내방사선 저장 래치 시뮬레이션입니다. 기존 연구원들이 수행하던 연구에 필요한 시뮬레이션을 수행하였습니다. 특정 방사선 Case에서 회복 가능한지 확인하기 위해 Synopsys HSPICE와 Silvaco Smartspice를 사용하여 시뮬레이션하였습니다. 래치의 성능을 비교해 보고 논문 Revision을 위해 필요한 시뮬레이션 또한 기존 연구원들과 협업하여 진행하였습니다. 이러한 노력을 통해 제가 참여한 3개의 논문 모두 최종적으로 출판되었습니다.
저는 두 분의 교수님과 여러 연구원과 함께 한 연구에 국한되지 않고 여러 가지 이론적 배경을 학습하였습니다. 또한, 다양한 Tool을 활용하여 폭넓은 연구 경험을 쌓았습니다. 이러한 경험을 통해 더 넓은 시야를 확보하고, 다른 연구 분야에서도 적응할 수 있는 유연성을 개발하였습니다.
새창
목록
합격 자소서
LG전자 / CTO부문 R&D / 2023 하반기
경희대 / 이과 / 학점 4.09/4.5 / 오픽: IH
보고있는 합격자소서 참고해서 내 자소서 작성하기
새창
목록
마음에 드는 문장을 스크랩 할 수 있어요!
지금 바로 PC에서 이용해보세요.
최고 품질의 상품들을 지금보다 더 많은 소비자들이 여러 유통 채널에서 더욱 폭 넓고 쉽게...
1. "LG전자"에 대한 지원동기에 대하여 구체적으로 기술하여 주십시오.
"고성능 뉴로모픽 칩 설계를 꿈꾸다."
석사 기간 동안 적층 플래시 메모리 기반의 신경망 CIM 구현을 위한 시냅스 어레이 구동 회로설계 연구를 진행하였습니다. 플래시 메모리 기반 시냅스 어레이 구동을 위해 필요한 Row Decoder, Wordline Controller, Page Buffer, PISO 회로를 설계해 보았습니다. 또한 뉴로모픽 칩의 핵심 동작인 CIM 구현을 위한 Neuron Circuit을 설계해 보았습니다. 이를 통해 원하는 CIM 동작을 확인할 수 있었고, 플래시 메모리 기반 시냅스 어레이를 가지는 뉴로모픽 칩을 Tape-out 하였습니다. 그러나 저는 끊임없이 더 나은 성능을 가진 뉴로모픽 칩을 설계하고자 하는 욕심을 가지고 있습니다.
LG전자 CTO 부문은 회사 내에서 선행연구를 수행하여 경쟁력을 가집니다. 제가 입사하게 된다면 플래시 메모리 기반 뉴로모픽 칩을 설계해 본 경험을 통해 인공지능 분야와 메모리 회로설계 분야에서 팀과 함께 보다 앞서나가는 연구를 수행하며 뛰어난 성능과 안정성을 갖춘 회로를 설계하면서 함께 성장해 나가겠습니다.
2. 본인이 지원한 직무관련 향후 계획에 대하여
-본인이 지원한 직무와 관련된 본인의 향후 미래 계획에 대해 구체적으로 기술해주시기 바랍니다.
제 꿈은 고성능 뉴로모픽 칩을 개발하는 것입니다. 뉴로모픽 칩 설계는 구현뿐만 아니라 많은 비용과 큰 전력 소모가 주요 이슈라는 점에서 이를 반영하여 설계하는 것이 필요하다고 생각합니다. 적층 플래시 메모리 기반의 신경망 CIM 구현을 위한 시냅스 어레이 구동 회로설계를 통해 회로설계 역량을 키웠고, 내방사선 래치 셀 시뮬레이션을 통해 회로 최적화 역량을 키웠습니다. 연구실에서의 경험은 저에게 많은 도전과 기회를 제공했습니다. 이러한 경험을 통해 다양한 프로젝트와 도전에 효과적으로 대처하고, 뛰어난 문제 해결 능력을 발휘하겠습니다. LG전자 CTO 부문에 입사하여 고성능 뉴로모픽 칩 개발을 위해 동료들과의 원활한 협업을 이루어 프로젝트를 성공적으로 완료하겠습니다. 또한 더 좋은 성능을 가진 제품을 개발하는 데 기여하고 싶습니다.
3. 프로젝트 경험
※ 최선을 다해 참여했던 학교 수업의 팀플레이 과제, 경진대회, 공모전 등 가장 기억에 남고 많은 것을 배운 프로젝트에 대해 기술하세요. 프로젝트 제목/기간/참여 인원/본인의 역할/내용과 결과/본인의 역할을 반드시 포함해주시고, 최초 프로젝트 목표, 목표 대비 달성 수준과 본인이 배우고 느낀 점을 포함하면 좋습니다.
"다양한 연구를 통한 넓은 시야와 유연성"
석사 기간 동안 두 가지 연구를 진행하며 플래시 메모리 회로설계와 내방사선 래치 설계에 대한 역량을 키웠습니다.
첫 번째 연구 분야는 플래시 메모리 기반의 신경망 Computing-In-Memory 구현을 위한 시냅스 어레이 구동 회로설계입니다. 이를 위해 플래시 메모리 동작 원리를 이해하고, 플래시 메모리 셀을 활용하여 이진 신경망 CIM을 구현하고, 뉴런과 메모리 구동 회로를 설계했습니다. 시냅스 어레이 구동을 위해 필요한 회로를 Cadence Virtuoso Schematic Editor와 Layout Editor를 사용하여 설계하였습니다. Synopsys HSPICE 시뮬레이션을 수행하여 원하는 동작이 이루어지는지 확인하였습니다. 마지막으로 I/O PAD와 설계된 회로를 연결하여 칩 테이프 아웃을 완료하여 전반적인 Full-Custom Layout Design 경험을 쌓았습니다. 이를 바탕으로 두 번째 칩 테이프 아웃 역시 성공적으로 마무리할 수 있었습니다.
두 번째 연구 분야는 내방사선 저장 래치 시뮬레이션입니다. 기존 연구원들이 수행하던 연구에 필요한 시뮬레이션을 수행하였습니다. 특정 방사선 Case에서 회복 가능한지 확인하기 위해 Synopsys HSPICE와 Silvaco Smartspice를 사용하여 시뮬레이션하였습니다. 래치의 성능을 비교해 보고 논문 Revision을 위해 필요한 시뮬레이션 또한 기존 연구원들과 협업하여 진행하였습니다. 이러한 노력을 통해 제가 참여한 3개의 논문 모두 최종적으로 출판되었습니다.
저는 두 분의 교수님과 여러 연구원과 함께 한 연구에 국한되지 않고 여러 가지 이론적 배경을 학습하였습니다. 또한, 다양한 Tool을 활용하여 폭넓은 연구 경험을 쌓았습니다. 이러한 경험을 통해 더 넓은 시야를 확보하고, 다른 연구 분야에서도 적응할 수 있는 유연성을 개발하였습니다.