공정 공통

PART 미리보기

출제 경향

반도체 공정 영역에서는 설명형, 비교형, 솔루션형을 망라한 다양한 유형의 문제가 출제된다. 설명형 문제는 가장 일반적인 유형이며 출제 빈도가 가장 높다. 비교형은 특정 공정에 국한되어 출제되는 경향이 있어 상대적으로 준비하기가 용이한 측면이 있다. 솔루션형은 최근에 문제 수준이 높아지면서 출제 비율이 높아지고 있는 추세이며, 각 단위 공정에서 발생되는 문제와 그에 대한 대책을 제시해야 하는 유형이다. 문제의 솔루션을 제시할 때는 꼭 정답이 아니더라도 본인의 전공 지식을 바탕으로 창의적이고 논리적인 답변을 이끌어 낼 수 있다면 높은 점수를 얻을 수 있다.

8대 공정 중에서는 포토, 식각, 박막 증착 공정의 출제 비율이 높다. 물론 모든 8대 공정에 대해 충분히 준비해야 하겠지만, 단기적인 준비를 하는 경우나 최종 점검을 하는 단계에서는 상기의 세 공정에 집중하여 준비하는 것도 하나의 방법이다.

주제별 기출문제 분석

주제 1 : 공정 공통

  • 기출문제 1

    반도체 제조 공정에 대해 설명하시오.

  • 기출문제 2

    플라즈마에 대해 설명하시오.

주제 2 : 포토 공정

  • 기출문제 1

    포토 공정에 대해 설명하시오.

  • 기출문제 2

    노광 공정의 주요 공정 변수에 대해 설명하시오.

  • 기출문제 3

    해상도 개선 기술에 대해 설명하시오.

  • 기출문제 4

    액침 노광에 대해 설명하시오.

  • 기출문제 5

    멀티 패터닝(Multi-Patterning)에 대해 설명하시오.

  • 기출문제 6

    EUVL에 대해 설명하시오.

주제 3 : 식각 공정

  • 기출문제 1

    건식 식각 공정의 종류와 원리를 설명하시오.

  • 기출문제 2

    CCP-RIE와 ICP-RIE 장치를 비교하시오.

주제 4 : 박막 증착 공정

  • 기출문제 1

    박막 증착 공정에 대해 설명하시오.

  • 기출문제 2

    PVD와 CVD 공정을 비교하시오.

  • 기출문제 3

    ALD 공정에 대해 설명하시오.

  • 기출문제 4

    ALD 공정 진행 후 박막 두께의 균일도가 좋지 않았다. 그 이유와 해결책을 설명하시오.

주제 5 : 금속배선 공정

  • 기출문제 1

    구리 금속배선을 사용하는 이유와 문제점, 그리고 해결책은 무엇인지 설명하시오.

  • 기출문제 2

    회로 지연(RC Delay)을 감소시키는 방법에 대해 설명하시오.

주제 6 : 산화·확산 공정

  • 기출문제 1

    SiO_2 두께가 시간에 따라 어떻게 변화하는지에 대해 설명하시오.

  • 기출문제 2

    반도체 업체들이 (100)면의 실리콘을 선호하는 이유를 설명하시오.

주제 7 : 이온주입 공정

  • 기출문제 1

    이온주입 공정에 대해 설명하시오.

  • 기출문제 2

    이온주입 공정에서 채널링 효과의 원인과 해결책을 제시하시오.

주제 8 : CMP 공정

  • 기출문제 1

    CMP 공정에 대해 설명하시오.

  • 기출문제 2

    CMP 공정에서 발생할 수 있는 문제와 이에 대한 해결책을 설명해 보시오.

주제 9 : 세정 공정

  • 기출문제 1

    세정 공정에 대해 설명하시오.

기출문제 풀이

기출문제 ❶

반도체 제조 공정에 대해 설명하시오.

STEP1 접근 전략

  • 설명형 문제로 난이도는 하 수준이다.

  • 반도체 소자 기업은 물론, 소재, 설비 등의 중견 기업 면접에서도 출제되는 가장 기초적인 문제로, 특히 반도체 비전공자들에게는 빈번히 출제되는 문제이다.

  • 웨이퍼 Fab 공정 순서는 정형화된 것이 아니며 필요에 따라 순서가 바뀔 수 있다.

  • 각 공정별 역할 위주로만 설명하고 좀 더 구체적인 원리나 장단점, 문제점, 해결책 등은 후속 질문에서 답변할 수 있도록 준비한다.

STEP2 답안 구조화 TIP

Q 반도체 제조 공정?

  • 실리콘 웨이퍼 제조 → 전 공정(Fab) → 후 공정

- 실리콘 웨이퍼 제조: 쵸크랄스키(CZ)법

- 웨이퍼 전 공정(Fab): 포토, 식각, 박막 증착, 금속배선, 산화(및 확산), 이온주입, CMP, 세정 공정

- 웨이퍼 후 공정: EDS, 패키징

STEP3 모범답안

반도체 제조 공정은 크게 ① 실리콘 웨이퍼 제조, ② 전 공정(Fab), ③ 후 공정의 3단계로 나눌 수 있습니다. 먼저 실리콘 웨이퍼 제작은 쵸크랄스키(CZ)법을 사용하여 실리콘 잉곳(Ingot)을 만들고 이를 절단(Slicing)한 후 약품처리 및 연마(Polishing) 등을 통해 표면을 매끄럽게 함으로써 완성되는 공정입니다. 전 공정은 포토, 식각, 박막 증착, 금속배선, 산화(및 확산), 이온주입, CMP, 세정 공정으로 구성되고 제조하는 제품에 따라 이들 공정을 적절히 조합, 반복하여 진행됩니다.

먼저 포토 공정은 설계자가 설계한 반도체 회로 정보를 담고 있는 마스크 상의 패턴을 감광성 고분자 물질(Photoresist)이 도포되어 있는 웨이퍼에 전사시키는 공정을 말합니다. 식각 공정은 박막의 전부 또는 포토 공정에서 정의된 일부를 물리·화학적 방법으로 제거하는 공정이며, 박막 증착 공정은 화학 또는 물리적 방법을 사용하여 반도체 제조에 사용되는 거의 모든 종류의 박막을 웨이퍼 상에 증착하는 공정을 말합니다. 또한 금속배선 공정은 구리와 같은 낮은 비저항의 금속을 사용하여 웨이퍼 상에 형성된 소자들을 전기적으로 연결하고 금속배선층들을 서로 절연시키는 공정을 말하며 산화 공정은 게이트 산화막 성장 등의 목적으로 고온에서 산소나 수증기를 실리콘 기판과 반응시켜 실리콘 산화막(\text{SiO}_2)을 형성하는 공정입니다. 확산 공정은 고온에서 웨이퍼에 도펀트를 주입하여 원하는 전도도를 갖는 n 또는 p형의 접합을 형성시키는 공정으로, 현재는 등방성 확산 특성으로 인한 미세화의 어려움이 있어 거의 사용하고 있지 않는 공정입니다. 이와 같은 확산 공정의 문제점을 해결하기 위해 등장한 공정이 이온주입 공정이며, 이온화된 도펀트를 강한 전기장으로 가속시켜 실리콘 웨이퍼에 주입함으로써 원하는 농도와 접합 깊이를 갖는 n 또는 p형의 접합을 형성하는 공정입니다. 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정은 연마 대상 물질의 표면에 화학적 변화를 주어 기계적 연마를 용이하게 함으로써 웨이퍼 상의 다양한 박막을 연마하여 웨이퍼 표면을 평탄화하거나 제거하는 공정이며, 마지막으로 세정 공정은 웨이퍼 표면의 이물질을 비롯하여, 금속 불순물, 유기 오염물 및 불필요한 박막 등의 원하지 않는 모든 불순물을 물리, 화학적 방법을 사용하여 제거하는 공정입니다.

후 공정은 전 공정 완료 후 웨이퍼 내 칩(Chip)들의 기능을 전기적으로 평가/검사하고 양품과 불량품을 선별하는 EDS(Electrical Die Sorting) 단계와 반도체 칩을 외부와 신호를 주고받을 수 있도록 하고 외부 환경으로부터 보호하는 형태로 만드는 과정인 패키징(Packaging) 공정으로 구성됩니다.

꼬리 질문 1 공정 수율에 대해 설명해 보시오.

공정 수율은 EDS Yield라고도 하며 최종 Fab-Out된 웨이퍼의 총 Die 수(Net die) 대비 웨이퍼 레벨에서 EDS를 통과한 양품 Die 수량의 비율을 말합니다. EDS(Electrical Die Sorting)란 웨이퍼 상태에서 프로브 카드(Probe card)라는 탐침을 사용하여 전기적 검사를 통해 양품, 불량품을 선별하는 공정으로, 메모리 기준 EDS 검사를 예로 들면, 웨이퍼 레벨에서 가혹한 조건(고온, 고전압)하에 초기 잠재 불량을 스크린하는 웨이퍼 Burn-in 단계, 고온과 저온에서 DC/AC 특성을 검사하는 Probe test-1 단계, Probe test-1 단계에서 검출된 불량 셀을 레이저나 전기적 방법을 이용해 예비해 둔 셀(Redundancy)로 대체하는 Repair 단계, 그리고 Repair가 제대로 되었는지를 확인하는 Probe test-2 단계를 거쳐 패키지를 위한 웨이퍼 후면 연마(Backside grinding) 후 패키지를 진행하지 않도록 불량 Die에 잉크로 표시하는 잉킹(Inking) 단계를 끝으로 EDS 공정이 완료됩니다.

공정 수율에 영향을 미치는 요인은 설계, 공정 및 소자, Test 등 각 단계별로 매우 다양하며 수율의 변동 원인은 다양한 불량 분석을 통해 분석되고 원인에 따른 적절한 조치에 의해 수율의 안정화 및 개선이 이루어집니다.

기출문제 풀이

기출문제 ❷

플라즈마에 대해 설명하시오

STEP1 접근 전략

  • 설명형 문제로 난이도는 중 수준이다.

  • 플라즈마는 CMP 공정을 제외한 대부분의 공정에서 사용되는 중요한 공정 기본 개념으로, 출제 빈도가 높다.

  • 플라즈마의 일반적인 정의 및 특성을 설명한다.

  • 플라즈마의 발생 원리 및 반도체에서의 응용 분야를 설명한다.

STEP2 답안 구조화 TIP

Q 플라즈마?

  • 물질의 제 4상태

  • 진공 챔버 → 전기장 → 중성 기체 → 이온화, 여기, 탈여기, 해리

  • 전자, 이온, 활성종(Radical) 및 광자(Photon) 생성

  • 집단적 거동 및 전기적 준중성(Quasi neutrality)

  • 이온 → 물리적 반응(Sputtering) 활성종 → 화학적 → 반응(CVD)

STEP3 모범답안

기체에 계속 에너지를 가하면 기체 분자는 기존의 중성 원자를 포함하여 전자, 이온, 활성종(Radical) 및 광자(Photon) 등의 다양한 입자로 구성된 플라즈마(Plasma) 상태가 되고, 이는 집단적 거동과 전기적 준중성 특성(Quasi neutrality)을 띠는 이온화된 기체 상태입니다. 반도체에서 사용되는 플라즈마는, 우선 진공 챔버(Chamber)에 반응 가스를 주입하고 강한 전기장을 인가하면 챔버 내의 전자들이 가속되어 열전자(Hot electron)가 되고 중성 기체는 고에너지의 열전자와 충돌하여 이온이 되는 이온화(Ionization) 반응이 일어나게 됩니다. 이렇게 생성된 양이온은 음 전극에 이끌려 스퍼터링(Sputtering) 증착 및 식각과 같은 물리적인 반응을 일으키는 데 사용됩니다. 이 외에도 플라즈마 내에서는 여기(Excitation), 탈여기(Relaxation) 및 해리(Dissociation) 등의 다양한 반응들이 일어나며, 해리 반응에 의해 생성되는 활성종은 주로 CVD나 플라즈마 식각 등의 화학 반응에 참여하게 됩니다.

고득점 답 RF 플라즈마에서 사용되는 정합 회로(Matching network)에 대해 설명한다.

전력 장치(Power supply)는 고유의 임피던스(Impedance, 일반적으로 50\Omega)를 가지며, 플라즈마도 임피던스를 가지기 때문에 전력 장치에서 전달하는 전력이 플라즈마에 모두 전달되지는 않고 일부가 반사됩니다. 플라즈마로 전력을 최대로 전달하고 반사되는 전력을 최소화하기 위해서는 전력 장치 후단 부하의 총 임피던스의 리액턴스(Reactance) 성분은 0, 저항 성분은 50\Omega에 맞춰져야 합니다. 이 조건을 맞추기 위해 플라즈마와 전력 장치 사이에 설치되는 회로가 정합 회로이며, 전력을 소모하지 않는 2개 이상의 커패시터(Capacitor)나 인덕터(Inductor) 소자를 통해 정합을 하게 됩니다.

꼬리 질문 1 플라즈마의 집단적 거동 및 전기적 준중성의 의미는 무엇인지 설명하시오.

플라즈마 입자들 중 상당수는 전하를 띠고 있습니다. 때문에 외부에서 전자기장을 인가한 경우는 물론, 인가하지 않은 경우에도 플라즈마 내부 입자들의 자체 움직임에 의한 국소적인 전자기장이 발생하게 됩니다. 이 힘에 의해 플라즈마는 기체 분자와는 다른 거동을 보이게 되는데, 예를 들어 어떤 부분에 국부적으로 양전하가 모이면, 그 부분의 전기장이 일시적으로 양의 값으로 증가해 전자들이 끌려오기 시작하는데 이를 플라즈마의 '집단적인 거동 특성'이라고 합니다. 플라즈마의 전기적 준중성 특성이란 기체가 에너지를 받아 분자에서 원자, 그리고 원자핵과 전자로 분리되면 전체적으로 양전하 수와 음전하 수가 비슷해 중성 상태를 띨 것이며 앞서 설명한 집단적인 거동과 연결지어 생각하면 양전하가 많이 모인 곳의 전자기장을 상쇄하기 위해 전자 집단이 이동하듯, 플라즈마 입자들이 국부적인 전자기장을 상쇄하기 위해 움직임으로써 전체적으로 전자의 밀도와 양이온의 밀도가 비슷해져 중성이 된다는 의미입니다.

꼬리 질문 2 플라즈마의 생성 조건에 대해 설명하시오.

플라즈마는 챔버 내의 전압, 압력 및 전극 간 거리 등의 조건이 만족되어야 생성될 수 있습니다. 이에 압력(P) 및 전극 간 거리(d)의 곱(P \times d)에 대한 방전 전압(Breakdown voltage) 관계로부터 플라즈마 생성 조건을 설명할 수 있습니다. 방전 전압이란 두 전극 사이에 전압을 인가했을 때 방전이 일어나는, 즉 플라즈마가 형성되는 전압을 말하며, 이 값이 낮을수록 효율적입니다. 이러한 특성을 보여주는 커브를 파센 커브(Paschen curve)라고 하며 초기에는 압력, 전극 간 거리의 곱이 증가함에 따라 방전 전압이 감소하다 최솟값에 달한 후 다시 증가하는 모습을 보입니다. 초기 반비례 영역에서는 압력이 너무 낮거나 전극 간 거리가 매우 가까워지면 충돌할 입자수가 너무 적어 방전이 어려워지기 때문이고, 비례 영역에서는 압력이 높거나 전극 간 거리가 멀어지면 충돌할 입자수가 너무 많아 입자가 충분한 에너지를 얻기 전에 충돌하게 되어 역시 방전이 어렵게 되고 방전 전압은 증가하게 되는 것입니다.

꼬리 질문 3 플라즈마 내 입자의 직진성을 올릴 수 있는 방법에 대해 설명하시오.

플라즈마 내의 입자는 전하를 띤 전자와 이온, 그리고 중성인 활성종, 중성 원자들이 공존하고 있습니다. 이 중 전하를 띠는 이온은 기판에 인가한 바이어스 전압을 올려주면 직진성이 증가하고, 이온을 비롯한 다른 모든 입자들은 챔버 내의 압력이 낮아져 고진공이 되면 자유 행정 거리(MFP)가 길어져 직진성이 높아지게 됩니다.

꼬리 질문 4 DC플라즈마와RF플라즈마를 비교 설명하시오.

직류(DC) 플라즈마는 두 개의 평행 전극판 사이에 강한 직류 전기장을 인가하여 플라즈마를 생성시키는 방법으로, 음극 쪽에는 강한 음의 전압이 인가되어 음극 쉬스(Sheath) 내의 전위차에 의해 양이온이 강한 전기장에 끌려 높은 에너지로 음극에 충돌하게 되는데 이러한 원리를 이용하는 공정이 스퍼터링(Sputtering) 공정입니다. 이러한 DC 플라즈마는 전극이나 공정 대상 기판 또는 스퍼터링 시의 목표물(Target)이 전도체 금속일 때 사용 가능하지만, 실리콘 산화막이나 질화막과 같은 부도체의 식각 또는 부도체를 스퍼터링 공정으로 진행해야 할 때 DC 플라즈마를 사용하게 되면 부도체 표면에 양전하가 축적되면서 플라즈마가 유지되지 않는 문제가 발생됩니다. 따라서 플라즈마를 지속적으로 유지하기 위해서는 절연체 표면에 축적된 전하를 제거하기 위해 고주파(Radio Frequency, RF) 플라즈마를 사용하여 연속적으로 플라즈마 상태를 유지할 수 있게 해야 합니다. DC 플라즈마 대비 RF 플라즈마의 장점은 부도체의 스퍼터링이나 식각이 가능하고, 가속된 전자가 전극 사이를 1회 지나가고 마는 DC 플라즈마 대비 교류 전압의 극성에 따라 전자가 왕복 운동을 하게 되므로 중성 기체와의 충돌 확률이 높아 플라즈마 효율을 높게 할 수 있다는 것입니다. 반면에 DC 플라즈마 대비 쉬스 전압을 크게 가져갈 수 없어 스퍼터링 시 증착 속도가 느려진다는 단점이 있습니다.

핵심 이론 정리

1. 반도체 제조 공정

반도체 제조 공정은 [그림 3-1]과 같이 크게 웨이퍼를 가공하는 전 공정(Front-End)과 가공된 웨이퍼 내 칩(Chip)들을 자르고 조립하는 후 공정(Back-End)으로 나뉜다. 첫 단계인 웨이퍼 제조 공정은 별도의 공정으로 분류하기도 하고, 전 공정에 포함시키기도 한다. 전 공정에는 포토, 식각, 박막 증착, 금속배선, 산화 및 확산, 이온주입, 화학적 기계적 연마(CMP), 세정 공정 등이 있으며, 후 공정에는 웨이퍼 상태에서의 전기적 검사 단계인 EDS(Electrical Die Sorting) 및 패키징(Packaging), 그리고 최종 검사(Final test) 과정이 포함된다(EDS를 전 공정에 포함시키는 경우도 있다). 반도체 공정은 통상 8대 공정이라고도 불리는데, 이는 회사에 따라 그 분류 기준이 상이하므로 각 회사 블로그 등의 공식 사이트 내용을 확인하기 바란다. 웨이퍼 전 공정(Fab)의 공정 순서는 공정이 단순했던 예전에는 의미가 있었으나 현대 반도체 공정에서는 그 순서가 복잡·다양해지고, 정형화된 것이 아닌 필요에 따라 바뀔 수 있으므로 큰 의미가 없다.

(1) 웨이퍼 제조 공정

웨이퍼 제조 공정에서는 규석 등의 원석을 정제하여 다결정 실리콘으로 만든 후 이를 쵸크랄스키(Czochralski, Cz) 방법을 사용, 고온에서 실리콘 용융액을 만들어 단결정 실리콘 종자(Seed)를 투입해 서서히 끌어 올리면서 잉곳(Ingot)이라고 하는 실리콘 기둥을 만든다. 이후 다이아몬드 파우더가 코팅된 강철 와이어를 사용해 잉곳을 얇게 자르고 화학적 식각 및 연마 과정을 통해 표면 손상을 제거한 후 세정 및 검사를 끝으로 웨이퍼 제조 공정이 완료된다.

(2) 포토 공정

포토 공정이란 반도체 회로 정보를 담고 있는 마스크 상의 패턴을 감광성 고분자 물질(Photoresist, PR)이 도포되어 있는 웨이퍼 상에 특정 빛을 조사하여 전사시키는 공정을 말한다. 포토 공정은 ① PR과의 접착력을 위한 HMDS(Hexa-Methyl Di-Silazane) 표면 처리, ② 고분자 수지(Resin), 감광제, 유기용매(Solvent)로 구성된 PR을 웨이퍼 상에 도포하는 PR 도포(Coating), ③ PR 내 용매 제거를 위한 소프트 베이크(Soft bake), ④ 이전에 형성된 층과의 위치 정합성을 맞추고 마스크에 빛을 조사하여 PR의 화학적 반응을 유도하는 정렬 및 노광(Align & Exposure), ⑤ PR의 화학 작용을 촉진하는 노광 후 베이크(Post Exposure Bake, PEB), ⑥ 현상액을 사용해 PR을 선택적으로 제거하는 현상(Develop), ⑦ PR의 경도를 올리는 하드 베이크(Hard bake), ⑧ 현상 후 검사(Develop inspection) 등의 세부 공정으로 구성된다.


(3) 식각 공정

식각 공정이란 불소(F) 등의 고 반응성 식각제(Etchant)를 사용하여 포토 공정에서 정의된 박막의 일부 또는 전부를 물리, 화학적 방법으로 제거하는 공정이며, 액체 상태의 화학 약품(케미칼, Chemical)을 사용하는 등방성 특성을 갖는 습식 식각(Wet etch)과 진공의 플라즈마 내 반응성이 높은 활성종(Radical) 및 고에너지의 이온을 식각제로 하여 미세 패턴의 형성에 용이한 건식 식각(Dry etch)이 있다.

(4) 박막 증착 공정

통상 1\mu m 이하의 얇은 두께의 필름(Film)을 증착하는 공정을 말하며, 공정 방식에는 크게 반응 가스와 기판과의 화학적 반응을 통해 박막을 증착하는 화학적 기상 증착(Chemical Vapor Deposition, CVD)과 증착 입자에 에너지를 전달하여 화학적 반응 없이 물리적으로 박막을 증착시키는 물리적 기상 증착(Physical Vapor Deposition, PVD) 방법이 있다. CVD 방식에는 열을 반응 에너지원으로 하는 상압(AP-CVD) 및 저압 CVD(LP-CVD), 플라즈마를 에너지원으로 하는 플라즈마 강화 CVD(Plasma Enhanced CVD, PE-CVD), 그리고 CVD와 유사한 원자층 증착(Atomic Layer Deposition, ALD) 등이 있으며, PVD 방식에는 금속을 증발시켜 증착시키는 진공 증착(Evaporation)과 플라즈마 상태에서 강한 전기장에 의해 가속된 이온을 금속 타겟(Target)에 충돌시켜 이때 떨어져 나온 금속 입자를 웨이퍼 상에 증착시키는 스퍼터링(Sputtering) 방식이 있다.

(5) 금속배선 공정

금속배선 공정은 비저항이 낮은 금속을 사용해 웨이퍼 상에 형성된 소자들 간에 전력이나 신호를 전달하는 배선을 형성하거나 그 배선층들을 서로 절연시키는 공정을 말한다. 이들 금속배선은 웨이퍼와의 부착성이 좋아야 하고 전기저항이 작아 전류가 잘 흘러야 하며 열과 화학적인 반응에 의한 금속 특성의 변화가 없어야 한다. 현재 이러한 조건을 만족하는 물질로는 주로 W, Cu, Al, Co 등이 사용된다.

(6) 산화 및 확산 공정

반도체 소자 간 누설 전류의 차단, 불순물 확산 방지 등의 역할을 하는 \text{SiO}_2 박막을 성장시키는 공정으로, 건식 산화와 습식 산화 방식으로 나뉜다. 산소에 의한 건식 산화는 산화막 성장 속도가 느려 얇고 고품질의 막을 형성할 때 사용되고, 수증기를 사용하는 습식 산화는 성장 속도가 빨라 보다 두꺼운 막을 형성할 때 사용된다. 확산 공정은 n 또는 p형 접합을 만들기 위해 불순물을 고온에서 웨이퍼에 주입하고 확산시키는 공정으로, 등방성 확산 특성을 가지며 미세 패턴 형성이 어려워 현재는 거의 사용되지 않는 방식이다.

(7) 이온주입 공정

이온주입 공정은 진공에서 도펀트를 함유하는 가스를 플라즈마 상태로 만들고, 플라즈마 내 이온을 고에너지로 가속시켜 웨이퍼에 불순물을 주입함으로써 반도체에 전도성을 부여하는 공정이다. 확산 공정의 단점인 등방성(Isotropic) 확산으로 인한 반도체 소자 미세화의 어려움 등을 극복하고자 도입되었다. 고에너지의 이온주입으로 인한 웨이퍼 격자 손상 등의 결함은 후속 열처리 공정 적용으로 개선한다.

(8) 화학적 기계적 연마 공정(CMP)

화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정은 화학 및 물리적 작용을 이용하여 이전 공정에서 형성된 구조물에 의한 웨이퍼 상의 단차를 제거하여 평탄화시키거나 불필요한 박막을 제거하는 공정이다. CMP 공정은 포토 공정의 초점 심도 여유 확보 및 구리(Cu) 다마신(Damascene) 공정 도입 등의 광역(글로벌) 평탄화에 대한 요구에 부응하기 위해 도입되었다.

(9) 세정 공정

세정 공정은 웨이퍼 표면의 파티클(Particle)을 비롯하여, 유기 오염물, 금속 불순물 그리고 자연 산화막 등의 원치 않는 모든 불순물을 물리, 화학적 방법을 사용하여 제거하는 공정으로, 강산 또는 강알칼리 용액을 사용하는 습식 세정과 플라즈마나 자외선 등을 사용하는 건식 세정으로 분류할 수 있다.

(10) EDS(Electrical Die Sorting)

EDS 공정이란 전기적 테스트를 이용하여, 웨이퍼 상에 있는 반도체 소자 중 불량을 선별하는 공정 과정이다. 이때 (정상 작동 칩 수 / 설계된 최대 칩 수)를 수율이라고 하며 메모리와 같이 여분의 회로를 가지고 있는 경우 물리적, 전기적 회로 수정(Repair)을 통해 불량품을 양품으로 만들어 수율을 올리기도 한다.

(11) 패키지(Packaging) 및 최종 검사(Final test)

패키지는 웨이퍼 상의 반도체 칩을 자르고 포장하는 과정을 말한다. 칩들은 외부의 열악한 환경 및 충격으로부터 보호되어야 하므로 외부와 단절되어야 함과 동시에 외부의 입출력 신호와 연결될 수 있도록 전기적 연결이 되어야 한다. 이렇게 패키지가 완료된 칩에 대해 전기적으로 최종 양품을 선별하는 과정을 최종 검사(Final test)라고 한다.

2. 플라즈마

플라즈마(Plasma)는 반도체 공정 중 화학적 기계적 연마(CMP) 공정을 제외한 대부분의 공정에서 사용되고 있다. [그림 3-2]와 같이 가장 낮은 에너지 상태인 고체에 에너지를 가하면 분자 간 결합력이 약화되어 액체가 되고 그 후 기체 상태로 변화하게 된다. 이 기체에 더 높은 에너지를 가하면, 기체 분자는 여러 반응을 거쳐 기존의 중성 원자를 포함한 전자, 이온, 활성종(Radical) 및 광자(Photon) 등의 다양한 입자로 전리된다. 이러한 입자들이 모여 전기적으로 준중성인 플라즈마 상태를 이루게 되고, 이는 기체의 성격과는 근본적으로 달라 ‘제 4의 물질 상태’라 부르기도 한다.

플라즈마 내의 다양한 반응 메커니즘에 대해 살펴보도록 하자. [그림 3-3]과 같이 반응 가스가 주입된 진공 챔버(Chamber)에 강한 전기장을 인가하여 전압, 압력 및 전극 간 거리 등의 조건을 만족시키면, 챔버 내의 전자가 가속되어 열전자(Hot electron)가 된다. 그리고 중성 가스는 이러한 열전자와 충돌하여 이온화(Ionization) 반응이 일어난다. 이때 이온화 과정에서 이탈한 전자와, 이온화 과정에 참여했던 전자가 다시 중성 기체와 충돌하면서 연쇄적인 이온화 반응이 일어나고, 챔버 내는 계속해서 플라즈마 상태를 유지할 수 있게 된다. 챔버 내 전체 기체 원자 수 대비 이온화되는 입자수를 의미하는 이온화율(Ionization rate)은 주로 플라즈마 내의 전자 에너지에 의해 결정되며 통상 반도체 공정에서 사용되는 플라즈마의 이온화율은 ~0.001% 이하로 매우 낮다.

다음은 [그림 3-4(a)]와 같이 전자와 중성 원자의 충돌 과정에서 중성 원자 내의 전자를 원자로부터 완전히 이탈시키지 못할 경우 전자가 높은 에너지의 궤도로 옮겨가는 여기(Excitation) 반응과, 여기된 전자가 다시 안정된 상태의 낮은 에너지 궤도로 회귀하면서 자신이 가진 에너지를 빛 에너지(E = h \nu)로 내어 놓는 탈 여기(Relaxation) 반응이 일어난다.

마지막은 [그림 3-4(b)]와 같이 안정 상태에 있던 분자를 반응성이 매우 강한 중성의 활성종으로 해리(Dissociation)시키는 반응이다. 분자의 화학 결합을 분리하여 활성종을 만드는 반응 에너지는 이온화 에너지보다는 낮으며, 생성된 활성종은 반응성이 높아 주로 화학 반응에 참여하게 된다. 이들 플라즈마 입자는 공정의 방식에 따라 사용되는 입자가 상이하다. 주로 금속을 증착하는 물리적 기상 증착(Physical Vapor Deposition, PVD)의 일종인 스퍼터링(Sputtering) 공정에서는 이온을 사용하고, 플라즈마 증착 화학적 기상 증착(Plasma Enhanced Chemical Vapor Deposition, PE-CVD)에서는 활성종을, 그리고 반응성 이온 식각(Reactive Ion Etching, RIE)에서는 활성종과 이온 모두를 사용한다.

반도체 소자

메모리 소자 기타

반도체 공정

포토 공정

커뮤니티 Q&A

이론과 관련된 게시글이에요.

이해가 안 되거나 궁금한 점이 있다면 커뮤니티에 질문해 보세요!

게시글 작성하기