GAA MOSFET

예상문제 풀이

예상문제 ❶

GAA(Gate All Around) MOSFET에 대해 설명하시오.

STEP1 접근 전략

• 설명형 문제로 난이도는 중상 수준이며, 최신 로직 반도체 소자인 GAA MOSFET에 대한 문제로서, 최신 소자 트렌드에 대한 관심을 알아 보고자 하는 의도에서 출제 가능성이 있다.

• GAA 구조의 출현 이유 및 FinFET 대비 장단점을 설명한다.

• GAA의 종류 및 제작 핵심 공정은 시간적 여유를 고려하여 설명할 수 있도록 한다.

STEP2 답안 구조화 TIP

Q GAA MOSFET?

• 평판 → FinFET → GAA

• 장점: SCE↓, I_{DS}↑, Scaling↓, 채널 폭 양자화 개선

• 단점: 공정 난이도↑

• NW 기반: 면적↓, 전력↓, 공정 난이도↑

• NS 기반: 성능↑, 공정 난이도↓

• 핵심 공정: 저결함 Si/SiGe 결정 성장, Si SEG, SiGe 선택적 습식 식각

STEP3 모범답안

14nm 이하 공정에서는 기존의 평판 MOSFET의 단채널 현상을 극복하기 위해 물고기 지느러미(Fin) 모양의 3차원 입체 구조의 FinFET이 적용되고 있습니다. 그러나 3nm 이후 공정에서는 FinFET 또한 한계에 이르게 되었고 이를 극복하기 위해 새롭게 탄생한 것이 바로 GAA(Gate All Around) 구조입니다. GAA 소자는 채널의 4면을 게이트가 감싸고 있어 게이트의 채널 제어 능력을 극대화한 구조로, 이로 인해 높은 전력 효율을 얻을 수 있는 소자입니다. 한편 게이트가 트랜지스터를 원활히 제어하기 위해서는 채널의 폭(Width)을 가능한 얇게 만들어야 하는데, 그에 반해 전류 구동 능력은 채널의 폭에 비례하므로 FinFET의 경우는 얇아진 Fin의 폭을 보상하기 위해 Fin의 높이(Height)를 높게 하거나 복수 개의 Fin을 2차원적으로 배열하여 전류 구동 능력을 올려야 하므로 공정의 난이도가 상승하고 소자의 면적이 증가하게 됩니다. 또한 FinFET의 채널 폭은 항상 Fin 수의 배수가 되므로 소자의 유효 폭이 양자화되는 문제가 있어 설계의 자유도가 떨어지는 문제가 있습니다. 이에 비해 GAA 구조는 전류 구동 능력 증가를 위해 수평적인 배열이 아닌 수직으로 Si 채널을 적층하므로 미세화가 용이하며 연속적인 채널 폭 설계로 소자의 유효 폭이 양자화되는 문제를 피할 수 있어 효율적인 칩 설계가 가능합니다.

GAA 소자는 나노 와이어(Nano Wire, NW)와 나노 시트(Nano Sheet, NS) 기반의 두 가지 구조로 나눌 수 있는데, NW는 좁은 채널 폭으로 면적이 감소되고 이에 따라 저전력이라는 장점이 있으나 제조 공정의 난이도가 높다는 문제가 있습니다. 반면 NS는 채널을 수평 시트로 제작할 수 있어 채널 볼륨이 증가되므로 성능의 향상 및 공정의 난이도를 낮출 수 있는 장점이 있습니다. NS 기반의 GAA 제조를 위한 핵심 공정은 ① Si-SiGe을 교대로 반복 증착하는 단계, ② S/D 영역의 Si/SiGe층 일부를 식각하는 단계, ③ S/D 영역의 Si를 선택적 에피택시 공정을 통해 성장시키는 단계, ④ SiGe 희생막 제거 공간 확보를 위한 국부적인 STI(Shallow Trench Isolation) 산화막 제거 단계, ⑤ 습식 식각을 통해 SiGe 희생막을 제거하여 채널을 노출시키는 단계, ⑥ 게이트 산화막과 게이트 전극을 증착하고 평탄화하는 단계로 구성됩니다. 따라서 GAA 공정은 매우 얇고 결함이 없는 Si층을 일부 영역에만 성장시키는 선택적 에피택시 공정, 선택적으로 SiGe을 제거하는 습식 식각 공정 등 FinFET 대비 공정의 난이도가 일부 증가한다는 점이 극복해야 할 문제입니다.