반도체 테스트 공정

본 단원에서는 조립이 완성된 반도체 제품을 시장에 출시하기 이전에 제품의 외관이나 전기적인 특성 등을 시험하는 과정을 다룰 예정이다. 이러한 과정은 고객에게 전달될 제품의 불량을 최소화시킴으로써 기업의 신뢰성을 확보하는 중요한 역할을 하게 되며, 반도체 테스트 공정, 즉 EDS(Electrical Die Sorting)라고 한다. 웨이퍼에 만들어진 반도체 칩의 양품과 불량품을 선별하므로 반도체의 수율을 높이고 생산성을 향상하는 데 아주 중요한 과정이다.

1 테스트의 개념

반도체 장비 산업은 반도체 칩 제조 산업에 있어 중요한 부분을 차지하고 있으며, 반도체 칩 제조 업체들은 매출액의 약 20% 정도를 반도체 장비 구입에 쓰고 있다. 예전에는 반도체 장비 산업이 반도체 칩 산업에 있어서 그다지 중요하지 않은 부문으로 인식되었지만, 현재는 반도체 산업이 발전함에 따라 중요성이 점점 높아지고 있다. 예전 칩 제조 업체가 주도하였던 많은 기술 개발들은 점차적으로 장비 업체가 주도해 가고 있는 추세이다.

반도체 장비 중에서도 반도체가 제품에 장착되기 전에 본래의 기능을 제대로 수행할 것인지에 대한 사전 평가를 하는 장비는 매우 중요하다. 이렇게 반도체 제조 공정에서 FAB 공정이 완료된 후, 웨이퍼와 패키지 상태에서 반도체 칩이 제 기능을 올바로 수행할 수 있는지를 확인하고 불량 유무를 결정하는 장비를 일반적으로 검사 장비 또는 테스트 장비라고 한다. 이 장비 덕분에 반도체의 기능과 신뢰성을 조기에 평가하여 불량 발생으로 인한 손실을 최소화할 수 있다.

반도체 검사 장비는 크게 주검사 장비(Automated Test Equipment, ATE), 프로브 스테이션(Probe station), 핸들러(Handler), 번인(Burn-in) 장비로 구성되어 있다. 이는 웨이퍼 상태에서 칩의 정상여부를 검사하는 프로브 스테이션 등의 ‘웨이퍼 검사 장비’, 반도체 전·후 공정을 마친 후 최종 단계에서 패키지의 정상적인 작동 유무를 평가하는 핸들러 등의 ‘콤포넌트 검사 장비’, 그리고 PCB(Printed Circuit Board)에 반도체 소자가 여러 개 장착되어 있는 모듈 상태에서 제대로 작동하는지를 검사하는 ‘모듈 검사 장비’로 분류할 수 있다.

웨이퍼 상태에서의 검사는 주검사 장비와 웨이퍼가 연결되어 이루어지는데, 이때 프로브 스테이션은 웨이퍼와 주검사 장비를 전기적으로 연결하는 역할을 한다. 조립이 완료된 패키지 상태에서의 검사는 주검사 장비와 각각의 반도체 소자가 핸들러를 통해 연결되어 이루어진다.

(1) 주검사 장비

반도체 주검사 장비(IC 테스터) 또는 자동화된 테스트 장비(Automated Test Equipment, ATE)는 장치가 설계 사양에 지정된 대로 작동하는 경우, 테스트 목적으로 출력 신호를 예상 값과 비교하기 위해 전기 신호를 반도체 장치에 제공한 후, 테스트 대상 장치(Device Under Test, DUT)를 이용해 일련의 테스트를 수행함으로써 결함을 찾는 데 사용된다.

테스터는 대략 로직 테스터, 메모리 테스터, 아날로그 테스터로 분류되며 일반적으로 IC 테스트는 웨이퍼를 테스트하는 웨이퍼 테스트(Die sorting 또는 Probe test)와 패키지 후 최종 테스트 단계인 패키지 테스트의 두 가지 수준에서 수행된다. 웨이퍼 테스트에는 프로브와 프로브 카드를 사용하며, 패키지 테스트에서는 핸들러와 테스트 소켓을 테스터와 함께 사용하고 있다.

표 1-1 테스트 항목

주검사 장비는 크게 DC 테스트, AC 테스트, 기능(Function) 테스트로 나눌 수 있다. DC 테스트는 IC 소자의 직류 특성을 검사하는 것으로 오픈/쇼트(Open/Short)를 검사하는데, 순방향의 바이어스 전압을 스펙에 맞추어 적용함으로써 전압 강하에 따른 입력 저항의 높고 낮음을 검사하게 된다. 이 중 누설 전류 항목은 소자가 점점 미세화됨에 따라 아주 중요한 검사 중의 하나가 되었다. 일반적으로 트랜지스터를 OFF했다고 하면 전류의 흐름이 없다고 생각하지만, 실제로 소자에는 역방향의 누설 전류가 생길 수 있다. 이것은 스위칭 속도와 같은 소자 특성을 감소시키므로 이 검사를 통하여 칩 설계 단계에서 누설 전류를 최소화할 수 있도록 하여야 한다. 또한 칩 전체에서 소비되는 전류를 측정하여 전력 소모를 측정하는 항목도 있다.

AC 테스트는 웨이퍼 검사에서 시스템 클럭과 고주파 입력 신호를 사용하기 때문에 출력 점검이라 부르기도 한다. 이는 IC 소자의 타이밍을 측정하는 것으로, 입력 단자에 펄스 신호를 인가하여 입출력 운반 지연 시간(Access time), 출력 신호의 시작 시간과 종료 시간 등의 동작 특성을 측정한다. 이때 각 블록의 2차 하모닉 전류 누설, 목적으로 하는 주파수 이외의 주파수 성분인 불요파(Spurious wave), 증폭 이득 등 여러 가지 AC 특성을 테스트함으로써, 잡음(Noise)이나 누설량의 많고 적음, 그리고 그에 따른 허용치를 판별해 내어야 한다.

마지막으로 기능 테스트는 일반적으로 디지털 블록을 모두 포함하여 테스트해야 하지만 모든 블록이 각각의 테스트 포인트를 가지고 있는 것은 아니므로, 블록 단위로 모아서 특성 시험을 진행하게 된다. 주로 소자의 정확한 출력 검증과 클럭 속도 등을 측정한다. 메모리 IC 소자의 경우, 메모리의 실제 동작 속도에서 각 메모리 셀의 읽기/쓰기 기능이나 상호 간섭 등을 시험하며, 패턴 발생기에서 만들어진 검사 패턴을 규정의 레벨로 변환한 펄스를 피검사 IC 소자, 즉 DUT에 인가하여 DUT의 출력 신호를 규정 레벨과 비교한다. 이 비교 결과를 패턴 발생기에서 발생한 출력 기대 패턴과 비교함으로써 동작의 양부를 검사하는 것이다. 일반적으로 AC 테스트와 기능 테스트를 겸한 다이나믹 기능 테스트로 실시한다.

이러한 반도체 칩의 검사 공정은 반도체 소자 생산에 있어서 많은 비용과 시간을 요구하며, 점점 기능이 많아지고 패키지 형태도 다양해지고 있어 IC 소자 검사에 복잡하고 가격이 비싼 검사 시스템이 필요하게 되었다. 즉, 고효율의 핸들러를 사용해야만 하므로, 반도체 IC 소자의 기능이 향상됨에 따라 검사 공정에 드는 비용이 점점 더 증가하고 검사 시간도 더 길어지고 있는 상황이다. 이렇게 검사 시스템에 발생한 손실 요인은 제품의 수율에 큰 영향을 미치고 생산성을 좌우하는 주요 변수가 된다. IC 소자의 검사 공정은 보통 로트(Lot) 단위로 이루어지고, 하나의 로트에는 약 1,000개 이상의 IC 소자가 포함되므로, 하나의 로트를 검사하는 과정에서 검사 시스템의 실 가동, 로딩, 인덱스, 언 로딩, 순간 정지, 고장 수리, 로트 교체, 재검사 시간 등 많은 손실 시간이 발생한다. 종래의 검사 공정에서는 이러한 손실 요인을 작업자가 수작업으로 계산하거나 경험에만 의존하였기에, 손실 요인 데이터가 작업자마다 서로 다르고 신뢰도가 떨어질 뿐만 아니라 추적할 수 없는 손실 요인 데이터도 발생하였다. 이러한 이유 때문에, 손실 요인을 분석하고 관리하기란 사실상 불가능하였다. 하지만 반도체 집적회로 소자가 고성능의 소량 생산 방식으로 제조 판매되고 시장 적시성(Time-to-market)의 요구가 점점 더 높아짐에 따라 검사 공정의 생산성과 수율 향상은 필연적인 과제가 되었기 때문에, 검사 공정의 손실을 최대한 줄이고 검사 시스템의 설비 가동률을 최적화하는 것이 절실하게 요청되는 상황이다.

(2) 프로브 스테이션(Probe station)

반도체, PCB, 전자 회로, 부품의 조립 공정 등을 진행하기 전에 웨이퍼 상 수백, 수천 개의 칩이 제대로 완성되었는지 특성을 측정하는 과정이 필요하다. 이 과정에서 주요 측정 장비와 피 측정체를 연결하기 위해 사용하는 테스트 장비가 바로 프로브 스테이션(Probe station)이다. 프로브 스테이션은 프로브 카드(Probe card)¹나 프로브 헤드(Probe head) 등을 이용해 프로브 팁(Probe tip)²을 웨이퍼 패드의 신호 연결 라인에 연결하며, 이는 초미세 회로 선폭에 적용하기 위해서 반드시 필요한 장비이다. 추가로 포지셔너(Positioner), 현미경 등을 장착함으로써 측정 채널의 수, 빠른 테스트 타임, 육안으로 구분하기 어려운 테스트 포인트들을 쉽고 빠르게 측정할 수 있는 기능을 갖추고 있고, 전체 웨이퍼 검사가 끝나면 웨이퍼를 다시 카세트³로 옮겨 다음 웨이퍼 테스트를 위해 이송한다.

프로브 카드¹: 반도체의 동작을 검사하기 위하여 반도체 칩과 테스트 장비를 연결하는 장비

프로브 팁²: 텅스텐 재질로 만든 핀으로, 칩 내의 패드를 관통하는 칩 회로와 검사 장비의 연결 부분

카세트³: 반도체 부품 이송용 장비

(3) 프로브 카드(Probe card)

일반적으로 프로브 카드(Probe card)는 반도체 칩의 공정 진행 중 또는 공정이 완료된 후에, 그 결함 유무를 테스트하기 위하여 웨이퍼와 반도체 검사 장비를 전기적으로 연결시킨다. 그 후 주검사 장비의 전기적 신호를 웨이퍼에 형성된 반도체 다이(Die)에 전달하고, 반도체 다이로부터 돌아오는 신호를 반도체 주검사 장비에 전달하는 역할을 하는 장치이다. 프로브 카드는 웨이퍼 프로버에 도킹되어 다이 전극과 다이 테스터 사이의 측정기 역할도 수행하므로, 프로브 카드의 바늘이 다이의 전극에 접촉한 상태로 테스트가 수행된다. 이러한 프로브 카드 제작의 핵심이 되는 부품은 탐침(Needle)이며, 그 크기가 μm 단위로 상당히 미세하다. 만약 길이, 꺾임 각도 등 탐침 자체에 문제가 있다면 정밀한 반도체 웨이퍼 검사를 할 수 없을 것이다. 왜냐하면 탐침 길이가 일정하지 않은 경우 반도체 웨이퍼와의 접촉에 문제가 생겨 웨이퍼의 전기적 특성을 평가할 수 없기 때문이다. 따라서 반도체 웨이퍼 검사에서 중요한 역할을 하는 탐침은 프로브 카드에 장착되기 전에, 반드시 이상 여부(탐침의 꺾임 정도, 길이 등)를 검사해야 한다. 탐침에는 현재 텅스텐 또는 다른 소재로 만들어진 바늘이 웨이퍼 검사용으로 사용되고 있다.

프로브 탐침의 종류에는 접촉 단자의 기계적인 동작 원리에 따라 캔틸레버(Cantilever), 버티컬 프로브(Vertical probe), 블레이드 탐침(Blade needle) 등이 있다. 최근에는 기술이 진보하여, MEMS 프로브 카드라는 것이 나왔는데, 이는 Micro Electro Mechanical System, 즉 반도체 제조 공정을 활용한 초미세 탐침을 배열한 조립체를 말한다.

(4) 핸들러(Handler)

DRAM, 플래시 등 메모리 소자에서 로직(Logic) 등 시스템 반도체에 이르기까지, 다양한 반도체 제품들은 각 쓰임에 따라 여러 단계의 품질 검증 과정을 거치게 된다. 이러한 과정 가운데 최종 단계에서의 검사 공정은 주검사 장비와 테스트 핸들러라는 반도체 장비들에 의해 이루어지는데, 이때 테스트 핸들러는 반도체 후공정상에서 반도체 칩을 검사 장비로 이송하는 기능을 한다. 즉, 핸들러는 반도체 공정 중 최종 과정인 전기적 시험(Electrical test) 공정에서 반도체 칩들을 주검사 장비로 공급하고, 검사 결과를 토대로 양품과 불량품을 등급에 따라 분류하는 자동화 장비인 것이다. 이렇듯 핸들러에 의해 검사 장소까지 이동한 반도체 칩이나 모듈은 검사가 이뤄지는 공간(Test site)에서 검사를 마친 후, 그 결과를 토대로 각각 등급별로 분류되는 과정을 거친다.

소자의 테스트 처리 속도 단위인 파라(Parallel)는 한 번에 전송할 수 있는 반도체 칩의 양을 의미한다. 예컨대 256 파라급 제품은 반도체 칩을 한 번에 최대 256개 옮길 수 있는 장비를 일컬으며, 한 번에 768개를 옮길 수 있는 디바이스라면 768 PARA라고 한다. 이렇게 동시에 768개 소자를 테스터에 정확히 접속하기 위해서는 컨택 프레스의 힘이 강해야 하고 온도 변화에 따른 위치 보정 및 재질 변경 등의 기술력이 요구된다. 최근에는 4차 산업혁명으로 사물 인터넷, 인공지능 등의 반도체 기술이 급성장하고 있고 여러 개의 칩이 적층되는 MCP(Multi Chip Package)는 물론, DRAM에서 설명한 HBM(High Bandwidth Module)과 같은 다양한 형태의 첨단 패키지 수요가 급증하고 있다. 이에 반도체용 테스트 핸들러가 급성장하고 있는 상황이며, 생산성 향상과 검사 비용 절감을 위해 한 번에 많은 양의 칩을 검사하는 것이 중요해졌다.

(5) 번인(Burn-in) 장비

번인(Burn-in)은 시스템의 구성 요소들을 사용하기 전에 수행하는 테스트 과정을 말한다. 이 테스트는 반도체 소자의 신뢰성을 검사하기 위해 125℃ 정도의 고온 및 임계치에 가까운 전원 전압 조건에서 진행되며, 약 48시간 동안 특정 장애가 발생하도록 하여 제품의 부하에 대한 불량을 초기에 검출할 수 있다. 일종의 극한 상황 테스트라고 할 수 있다. 이는 상온 동작 시에는 이러한 성능 차이가 잘 나타나지 않는 데 비해, 실리콘 소자의 온도가 높아짐에 따라 밴드 갭이 줄어들어 소자 특성 악화가 발생하는 현상을 이용한다. [그림 1-6]에서 볼 수 있듯이 불량의 발생 빈도는 욕조 모양의 곡선을 보이는데, 이 욕조 곡선의 초기 고장 부분에 해당하는 특정 구성 요소의 불량을 감지하는 것이 목적이다. 번인 기간이 충분히 긴 번인 프로세스를 완료한 제품은 초기 불량이 거의 없는 것으로 신뢰할 수 있다.

오늘날 다양한 유형의 SiP(System in a Package) 및 MMC(Multi-chip Module)를 포함하여, KGD(Known Good Die)가 필요한 반도체 패키지가 대체 솔루션으로 부상하고 있다. 이러한 반도체 패키지의 다양화는 패키지 형태와 핀 수의 증가에 따라 소켓과 번인 공정 비용을 급격히 증가시키고 있다. 이에 대한 대책으로 DFT(Design For Testability) 및 BIST(Built-In Self Test) 기능이 추가되었다. DFT테스터는 연속성 테스트, AC 파라미터 메트릭 테스트, DC 파라미터 메트릭 테스트 및 기능 테스트에 적합한 메모리 BIST, 로직 BIST 등의 사양에 따라 최상의 하드웨어 구성을 허용하여 고객 요구를 충족시키는 최적화 설계이며, 높은 핀 수, 소형화 및 저렴한 비용을 달성하는 데 도움이 된다. 다음 BIST는 테스터 기능의 일부로서, 테스트 패턴을 생성하기 위한 회로와 LSI 칩의 테스트 결과 및 예상 값을 비교하는 회로를 구축함으로써 칩 회로 내에서 테스트를 수행할 수 있다. BIST 회로에는 메모리 테스트용 메모리 BIST와 논리 회로 테스트용 논리 BIST가 포함된다. 따라서 LSI 테스트로부터 대부분의 테스트 패턴을 공급할 필요가 없으므로 칩당 더 적은 수의 테스트 핀으로 테스트를 수행할 수 있어 한 번에 테스트할 수 있는 칩 수를 늘릴 수 있다. 따라서 BIST 도입의 가장 큰 장점은 테스트 비용 절감이 되겠다.

번인은 다음 2가지로 크게 나누어진다.

① 패키지 레벨 번인(Package Level Burn-In)

패키지 레벨 번인은 고온의 챔버에 제품을 삽입하고 Standby 상태에서 소자 전원에 고객이 실제 사용하는 것보다 가혹한 조건의 고전압을 장시간 인가하여, 신뢰성을 확보하는 단계에서 반도체 제품이 Active 상태로 되도록 각 핀에 신호를 인가하는 방식으로 진행한다.

②웨이퍼 레벨 테스트 및 번인(Wafer-Level Test and Burn-In, WLTBI)

WLTBI는 반도체 칩이 웨이퍼 형태로서 전기적 테스트 및 번인을 받는 프로세스를 의미한다. 일반적으로 웨이퍼 프로버를 사용하여, 본드 패드, 볼 또는 다이의 범프에 닿는 수백 또는 수천 개의 초박형 프로버에 있는 니들을 통해 웨이퍼의 모든 다이에 필요한 전기를 공급함으로써, 웨이퍼 형태의 비용 효율적인 KGD(Known Good Die)를 용이하게 한다. 이는 SoC(System-on-Chip) 접근 방식의 대체 솔루션으로 SiP 및 MCM 기술을 가능하게 한다.

3 반도체 특성 테스트

(1) 특성 테스트

반도체 특성 테스트는 제조(Fabrication) 및 조립 과정에서 발생하는 불량, 즉 오픈(Open), 쇼트(Short), 누설(Leakage) 등을 선별하는 공정이다. 이에 대한 주요 검사 항목으로는 번인(Burn-in)에 영향을 줄 수 있는 치명적인 DC 항목 테스트, 오픈/쇼트(Open/Short) 테스트, 누설(Leakage) 테스트, 기본적인 기능(Function) 테스트가 있다. DC 테스트에 대한 최근의 기술동향을 보면 적용 범위 확대를 위해 MBT(Monitoring Burn-in Test) Contact, 스크린 기술 개발 등이 선행되고 있다. 또한 시험 장비의 성능 향상을 위해 동측수 확장의 방법으로 생산성을 향상할 수 있도록 노력하고 있으며, 시험 장비의 네트워킹을 통해 각 설비별 PGM 관리 네트워크 및 Auto download 시스템을 갖추고 있다.

① MBT(Monitoring Burn-in Test)

MBT는 높은 신뢰성과 제품의 균일한 품질을 위해, 제품 초기에 수명 불량을 선별하는 공정이다. 주로 제품의 초기 신뢰성 확보를 위해서, 온도 제어가 이루어지는 챔버에 다수의 반도체 소자가 장착된 슬롯을 넣어 전기적 스트레스를 장시간 인가하는 방식으로 검사가 진행된다.

MBT 기술은 최근 효율을 향상시키기 위해 Board당 많은 개수의 제품을 로딩할 수 있도록 Board당 로딩되는 Device 수량을 확대하고 있다. 그리고 번인(Burn-in) 검사 시간을 최적화시켜 짧은 시간에 동일한 스트레스의 인가가 가능한 방식을 사용하고 있으며, 공정 안정화에 기인한 시험 시간 단축에 대해서도 연구 중에 있다.

② Hot/Cold test

생산된 반도체 제품에 대해 온도에 따른 특성 불량을 제거하거나, MBT(Monitoring Burn-in Test)에서 열화된 불량에 대해 선별하는 것을 말한다. 주로 동작 온도에 따라 나쁜 특성을 보이는 항목들에 대해 집중적으로 시험하는 방식으로 검사가 진행된다. 이 항목들에는 AC, DC, 빠른 동작 속도(High speed), 리프레시(Refresh) 등이 있다. 그리고 주요 관리 항목으로는 제품의 기능(Function)에 따른 양/불량(Good/Fail)의 판정과 속도(Speed), 소비 전력(Power)의 구분에 따른 BIN 분류 등이 있다. 이러한 온도 검사는 불량을 선별하는 역할도 있지만, 반도체 중에서도 특수하게 사용하는, 즉 군용이나 산업용 등의 군용 스펙(Military spec)을 맞추어야 하는 경우도 있으므로, 이 경우를 위해 온도 특성이 우수한 부품을 선별하기도 한다. 최근에는 테스트 수량을 증대하기 위해 한 번(One shot)에 테스트 가능한 수량을 최대로 확보하고, 잦은 빈도(High frequency)의 제품 출시에 따른 기술력을 확보하는 것이 중요하다.

(2) 신뢰성 특성 평가

① 신뢰도(Reliability)

신뢰도란 신뢰성(시간적 안정성) 정도를 확률로 표시한 것으로, 규정 조건하에서 의도된 기간 동안 원하는 기능을 수행할 확률을 말한다. 이러한 신뢰도 함수는 다음의 두 가지 식으로 표현되며, 시간 t 동안 정상 작동할 확률을 나타낸다.

R(t) = \dfrac{[N_0 - C(t)]}{N_0} R(t) = \Pr[T > t] = \int_t^{\infty} f(x)\,dx = 1 - F(t)

(C(t): 시간 t 동안 고장난 부품 수, N₀: 시험 사용할 때의 양품 수)

② 비신뢰도(Non-Reliability)

비신뢰도는 시간 t 이내에 고장날 누적 확률을 나타내며, 다음의 두 가지 식으로 표현된다.

F(t) = \dfrac{C(t)}{N_0} = 1 - R(t) F(t) = \Pr[T \le t] = \int_0^t f(x)\,dx = 1 - R(t)

③ 고장률(Failure rate)

고장률은 고장 발생 양상을 시간적으로 설명하는 정량적 용어로서, 고장 발생 확률의 순시 변화율(순간 시간변화율)을 말한다. 이는 일정 시점까지는 고장이 나지 않고, 그 이후 순간적으로 고장날 조건부 확률을 말한다.

\lambda(t) = \frac{\text{비신뢰도}}{\text{신뢰도}} = \frac{F(t)}{R(t)}

여기에서 작동 시간 10억(10⁹) 시간당 소자가 고장날 확률(Failure In Time, FIT)은 다음과 같이 표현할 수 있으며, 고장률 λ(t)은 그 값이 10^-9이라는 것을 이끌어 낼 수 있다.

\text{FIT} = \lambda(t) \times 10^{9}

이러한 고장률에 따른 수명 특성 곡선(또는 욕조 곡선[그림 1-8])은 고장률을 이용하여 신뢰성 현상을 설명하는 곡선(모형)으로, 시간에 따른 전형적인 고장 특성을 보여주는 그림이다. 이를 통해 수명 전체에 대해 3가지의 고장률을 보여주게 된다.

④ 제품 수명 및 평균 수명

평균 고장 시간(Mean Time To Failure, MTTF)은 초기 고장 시점으로, 수리 및 정비가 불가하여 교체 요망인 상태를 나타낸다.

\text{MTTF} = \int_{0}^{\infty} t f(t) \, dt

f(t) = \frac{d}{dt} Q(t)

\therefore \text{MTTF} = \int_{0}^{\infty} t \frac{d}{dt} Q(t) \, dt = - \int_{0}^{\infty} t \frac{d}{dt} R(t) \, dt = \int_{0}^{\infty} R(t) \, dt

평균 고장 시간 간격(Mean Time Between Failure, MTBF)은 제품이나 구성 요소가 얼마나 신뢰도가 있는지에 대한 척도로서, 제품의 고장 발생 평균 시간을 나타낸다. 때로는 계획되어 있는 서비스의 양이 얼마나 되는지에 대한 견해를 고객에게 알려주기 위해 평균 고장 시간 간격(MTBF) 수치를 준비할 수도 있다.

\text{MTBF} = \dfrac{\Sigma (\text{고장난 시간} - \text{작동 시간})}{\text{고장 개수}}

평균 고장 시간 간격(MTBF)은 밀도 함수 f(t)의 기댓값을 사용하여 다음 공식과 같이 표현할 수 있다.

MTBF = \int_{0}^{\infty} t f(t) \, dt \quad \int_{0}^{\infty} f(t) \, dt = 1

마지막으로 평균 고장 수리 시간(Mean Time To Recovery, MTTR)은 부품에 고장이 발생하여 가동하지 못한 시간들의 평균을 의미한다.

MTTR = \dfrac{\text{전체 점검/보수 시간}}{\text{수리 횟수}}

평균 고장 시간 간격(MTBF)의 정의에 따르면, MTBF를 평균 고장 수리 시간(MTTR)과 평균 고장 시간(MTTF)의 합으로 나타낼 수도 있다.

⑤ 가용성(Availability)

가용성이란 제품이 고장이나 수리 중이 아니라, 사용 가능한 상태에 있는 비율을 말한다. 따라서 다음의 두 가지 식으로 표현할 수 있다. 이때 두 번째 식을 이용하면 MTBF가 8일, MTTR이 3시간인 소자의 경우, 가용성이 통상 98.5%를 나타냄을 알 수 있고, 이는 1년에 약 5초 정도의 고장 시간을 가짐을 의미한다.

\text{가용성} = \dfrac{\text{평균 고장 시간 간격(MTBF)}}{\text{평균 고장 시간 간격(MTBF)} + \text{평균 고장 수리 시간(MTTR)}}

\text{가용성(\%)} = \dfrac{\text{전체 사용 시간} - \text{전체 고장 시간}}{\text{전체 사용 시간}} \times 10^2

\text{예)}\ \text{가용성} = \dfrac{8 \times 24}{(8 \times 24 + 3)} = 0.985