반도체 설계(회로/디지털) 직무 현직자 Q&A (포트폴리오, 인턴 경험, 면접 질문)

[현재 스펙 평가]
학점 3.8과 토스 IH는 결격 사유가 아니라는 평가
중견·중소 디지털 설계 직무는 충분히 도전할 만하다는 의견이 다수
FPGA, FreeRTOS, 모터제어 경험은 하드웨어와 가까운 강점이라는 시각

[활동과 직무의 결 차이]
YOLO, SoM/SBC 프로젝트는 임베디드·시스템 통합에 가깝다는 지적
SW로 객체 인식 후 제어한 것은 디지털시스템설계로 보기 어렵다는 의견
학사 설계가 어렵다면 임베디드·펌웨어로 방향을 넓히라는 조언도 있음

[보완 전략]
가장 부족한 부분은 RTL·Verilog 설계 경험이라는 평가
Verilog부터 RTL 설계, FPGA 구현, 검증까지 한 사이클 완성 권장
기존 강점을 살린 FPGA 기반 영상처리 프로젝트 추천
기존 프로젝트를 RTL 검증 관점으로 재정리하는 것도 방법이라는 의견

[대학원 vs 취업]
막학기라면 취업 지원과 포트폴리오 보강 병행을 권하는 의견이 다수
대학원은 취업 실패의 피난처로 삼지 말라는 조언
ASIC·RTL 설계 자체가 목표일 때 진학하라는 의견
취업이 안 될 경우 대비해 대학원도 병행 고려하라는 소수 의견

[CPU·메모리 주제 필수 여부]
RISC-V, PIM, HBM은 필수가 아니라는 의견이 사실상 만장일치
관심 분야를 돋보이게 하는 요소일 뿐이라는 평가
반도체는 다양한 분야가 맞물려 있어 폭넓은 경험도 도움된다는 시각

[현재 경험의 경쟁력]
NPU 가속기와 AXI·DMA 구현은 회로설계에서 선호하는 핵심 역량
삼성전자 S.LSI·파운드리 회로설계 JD와 직접 연결된다는 평가
기업은 연구 주제보다 RTL 설계 깊이를 중시함
버스 프로토콜과 타이밍 이슈 대응력도 핵심으로 봄
메모리 사업부가 목표라면 플래시·디램 이해가 유리하다는 의견

[석사 과정 심화 방향]
가속기 주제를 유지하며 깊이를 만드는 전략 권장
RTL 설계부터 구조 최적화, PPA 분석까지 본인 역할 구체화
파이프라인 설계, 타이밍 클로징, CDC 경험을 쌓으라는 조언
SystemVerilog Assertion과 UVM 기초를 1순위로 두라는 의견
합성·STA·P&R 등 ASIC flow까지 경험하면 더 좋다는 평가
연구실은 유행보다 실제 칩 설계 역량을 기를 수 있는 곳으로 선택

[현실적 변수]
경험보다 학점 3.8이 다소 아쉽다는 소수 의견
회로설계 채용은 경력직 위주라 석사 포석도 깔아두라는 조언

[AI 대체 우려에 대한 시각]
회로설계는 소자 특성, 레이아웃, 실측 검증까지 이어지는 분야
그래서 단기간에 통째로 대체되긴 어렵다는 의견
SW보다 회로설계의 AI 대체 속도는 느릴 것이라는 시각
사내 데이터가 비구조화돼 AI 적용까지 시간이 걸린다는 분석
반면 주니어 인력이 빠르게 AI로 대체되고 있다는 현업 체감도 있음
교수님 조언은 긴 학위 과정의 기회비용을 짚은 것이라는 해석

[대학원 진학 여부]
멘토들 사이에서 의견이 팽팽하게 갈림
연구에 뜻이 없다면 일반 대학원은 내려놓는 게 합리적이라는 의견
학사 취업 후 필요하면 석사를 하는 게 효율적이라는 조언
반대로 회로설계는 석사 효용이 큰 직무라 진학을 권하는 의견
석사까지는 실무진이라 AI 영향이 덜하다는 시각
박사보다 짧은 2년 석사는 고려해볼 만하다는 평가

[계약학과·학부 취업 전략]
경제적 부담이 걱정되면 계약학과·산학 석사도 좋은 선택지
삼하닉 계약학과 대학원도 찾아보면 꽤 많다는 정보
학점과 서울대 연구실 인턴은 이미 상위권 스펙이라는 평가
학부 취업 시 인턴 경험을 회로설계 직무 경험으로 정리 권장
IDEC 강좌 등으로 툴 실습 경험을 보완하라는 조언
불안감에 다른 직무로 급히 틀 필요는 없다는 의견

[학사 회로설계의 한계]
mixed signal 같은 고급 분야는 학부 수준에서 깊이 다루기 어려움
학부 졸업생은 공정기술 직무 배치 가능성이 높다는 소수 의견

[자격증의 중요도]
회로설계에서 인정받는 공인 자격증은 사실상 없다는 의견이 만장일치
굳이 꼽자면 전자기사, 반도체설계산업기사, 정보처리기사 정도
다만 가산점용에 가깝고 직무와 무관하다는 평가가 대부분

[실제로 보는 역량]
전자회로·논리회로 등 관련 전공 이수 내역 중시
Verilog, SystemVerilog, 반도체소자 이해도가 핵심
RTL 설계, 시뮬레이션, FPGA 구현 포트폴리오가 더 중요
설계 툴 이해도와 사용 경험이 있으면 우대받음
학점과 관련 프로젝트가 가장 중요하다는 의견도 있음

[준비 방향]
자격증보다 프로젝트와 포트폴리오에 시간을 쓰라는 조언
전공 수강, 프로젝트, 학부연구생 순으로 경험을 쌓으라는 권장
더 깊이 가려면 대학원 연구까지 고려하라는 의견

[파운드리 내 RF 설계 업무]
파운드리도 생산뿐 아니라 IP 개발 등 실제 회로 설계를 진행함
Analog IP 개발 직무에 RF·아날로그 IP 설계 업무가 포함됨
SerDes, High-Speed I/O, RF Transceiver 관련 업무가 존재함
고객사 설계를 돕는 설계 인프라 부서도 대규모로 운영됨
PDK 개발, RF 모델링, 아날로그·RF 블록 검증도 담당

[서류 합격 이유]
RF, 아날로그, 디지털은 회로설계에서 함께 가는 영역이라는 시각
RF 경험이 직무 적합성을 보여주는 데 도움됐다는 평가
노이즈, 주파수, 레이아웃 등 고난도 이슈 해결 경험이 핵심
이런 경험이 회로설계 기본기를 증명했다는 분석
기생 성분 제어, 임피던스 매칭 역량은 최상위 경쟁력으로 인정됨

[면접 준비 팁]
파운드리 사업부의 실제 설계 업무를 분석해두라는 조언
본인 RF 경험과 파운드리 IP 개발 직무를 연결짓는 연습 권장
RF 프로젝트의 트러블슈팅과 최적화 과정을 논리적으로 풀어내기
Analog/Mixed-Signal 설계 기여 가능성을 어필하라는 의견