[반도체] 네오와인, 불량 TSV 건너뛰어 HBM 수율 개선…고대역폭 메모리 장치 특허 등록

📍 국내 특허 제10-3036335호 '고대역폭 메모리 장치' 등록, 미국 출원도 진행…불량 실리콘관통전극(TSV)을 수리하지 않고 여분으로 우회하는 방식

📍 스위치 회로를 D램 다이마다 두지 않고 맨 아래 베이스(버퍼) 다이에 모아 면적 증가와 층별 신호 지연 누적을 줄여…회사는 30~70% 수준인 공정 수율을 최대 99%까지 끌어올릴 수 있다고 설명

보안 반도체 팹리스 기업 네오와인이 HBM 수율을 높이는 '고대역폭 메모리 장치' 특허를 국내에 등록했다고 밝혔다. 특허번호는 제10-3036335호이며 미국 출원도 진행 중이다. HBM은 D램 다이를 12~16단 이상 쌓고 수천 개의 실리콘관통전극(TSV)으로 연결하는데, TSV 하나만 불량이 나도 적층 전체를 버려야 한다. 특히 TSMC의 CoWoS 패키징으로 GPU와 결합한 뒤에 불량이 발견되면 값비싼 로직 다이까지 함께 폐기된다. 네오와인은 처음부터 필요한 수보다 많은 TSV를 두고 불량이 난 통로를 고치는 대신 건너뛰는 방식을 택했다. 기존에도 여분 TSV와 멀티플렉서(MUX) 스위치 회로를 D램 다이마다 넣는 설계가 있었지만, 다이 면적이 늘고 층마다 신호 지연(RC 딜레이)이 쌓이는 문제가 있었다. 네오와인은 스위칭 기능을 맨 아래 베이스(버퍼) 다이에 몰아넣어 D램 다이는 그대로 두는 구조를 적용했고, 이를 통해 칩 면적을 줄이고 층별 속도 저하를 피할 수 있다고 설명했다. 회사는 보통 30~70% 수준인 HBM 공정 수율을 최대 99%까지 끌어올릴 수 있으며, 여분 채널이 많아 인접 배선이 붙는 등 복수 불량에도 대응할 수 있다고 밝혔다. HBM4부터 입출력 채널이 1024개에서 2048개로 두 배 늘어 TSV 밀도가 높아지고, 메모리 기업들이 베이스 다이를 자사 D램 공정에서 파운드리 로직 공정으로 옮기는 흐름이라 이 설계와 잘 맞는다는 설명이다. 이효승 대표는 베이스 다이의 로직 파운드리 이전 흐름과 스위치를 베이스 다이에 모으는 특허 방식이 시기적으로 잘 맞는다고 말했다. 수율과 설계 아이디어가 HBM 경쟁의 변수로 떠오르는 만큼, 메모리 설계나 패키징 직무를 준비한다면 TSV와 베이스 다이 구조도 함께 정리해두면 좋다.

채용 뉴스 원문 보러 가기 (Click!) →